IMEC更新|晶圓對晶圓混合鍵合推進三維集成技術

逍遙設計自動化

引言在半導體技術不斷發(fā)展的世界中，三維集成已成為滿足系統(tǒng)級功率、性能、面積和成本改進日益增長需求的關鍵方法。在各種三維集成技術中，晶圓對晶圓混合鍵合因能夠以高三維互連密度堆疊多個異構芯片而脫穎而出。本文將探討晶圓對晶圓混合鍵合的最新進展，重點關注推動互連間距達到400納米的進程及其對未來應用的影響[1]。
理解三維互連技術全景


. l: v) G& P3 Y) a& I圖1：展示了imec三維互連技術全景，顯示了各種互連技術及其間距范圍。
4 ^& }5 ?8 I& }$ p* ~9 k& c三維互連技術全景包括廣泛的技術，每種技術滿足不同的應用需求，在各種互連間距下運作。如圖1所示，這些技術范圍從具有毫米級間距的封裝級集成到具有100納米以下間距的晶體管級集成。晶圓對晶圓混合鍵合在這一全景中占據獨特位置，提供高互連密度和最小的寄生效應。
晶圓對晶圓混合鍵合的潛力
晶圓對晶圓混合鍵合因能夠在每平方毫米集成一百萬個互連而受到廣泛關注，這得益于約1微米的緊密銅互連間距。該技術已在堆疊圖像傳感器和將CMOS外圍線路集成到3D NAND層上方等領域取得商業(yè)成功。
混合鍵合過程結合了銅對銅和介電對介電鍵合，利用銅damascene技術定義鍵合表面。這種方法允許非常精細的間距縮放，使其成為未來需要更高互連密度應用的理想選擇。
當前工藝流程和新興挑戰(zhàn)
' D( x, K' M1 O- u; _; k典型的晶圓對晶圓混合鍵合過程從兩個完全處理的300毫米晶圓開始。該過程類似于片上后端線路（BEOL）damascene過程，在鍵合介電材料（通常是二氧化硅）中刻蝕小腔。這些腔體隨后被填充障礙金屬、種子層和銅，然后進行化學機械拋光（CMP）步驟以獲得極其平坦的表面。
實際鍵合在室溫下進行，通過在中心處將晶圓接觸。這種初始接觸產生強大的晶圓對晶圓吸引力，導致鍵合波從中心到邊緣關閉晶圓之間的間隙。隨后的高溫退火步驟確保永久的介電對介電和銅對銅鍵合。
. t# F* m7 x) [8 I" Z3 N隨著應用領域擴展到包括邏輯對邏輯和存儲器對邏輯堆疊，新的挑戰(zhàn)出現。這些先進實現需要更精細的互連間距，并且通常在鍵合步驟后涉及更多后處理。例如，背面電源傳輸網絡（BSPDN）處理需要將一個晶圓的正面鍵合到載體晶圓上，然后進行背面減薄和額外的處理步驟。
' K- D: R+ i( F- p% Y) s( d: F# |實現400納米間距互連的創(chuàng)新
) i1 v0 h+ G* V# p最近的研究導致了晶圓對晶圓混合鍵合技術的重大突破，將邊界推至前所未有的400納米互連間距。這些進展解決了幾個關鍵挑戰(zhàn)：1.設計改進：研究人員引入了具有圓形銅墊的六角網格設計，取代了傳統(tǒng)的方形網格與方形或圓形墊。這種新設計允許更密集地排列銅墊，相鄰墊之間距離相等，使控制銅墊密度更容易，同時最大化墊尺寸和間距。
2.表面拓撲控制：獲得極其平坦和清潔的晶圓表面對于可靠的混合鍵合至關重要。先進的CMP過程，結合布局設計中策略性虛擬墊放置，實現了整個晶圓上銅墊高度和表面拓撲的精確控制。
3.SiCN介電材料：碳化硅氮化物（SiCN）已成為小互連間距的優(yōu)越介電材料。SiCN表面與二氧化硅相比表現出更高的鍵合能量，作為銅的擴散屏障，并提供更好的晶圓鈍化。隨著互連間距縮小，這些特性變得越來越重要。
& t! p  ~8 v+ \  m6 z0 ~( B4.改進的鍵合過程：使用具有先進對準能力的商業(yè)高質量晶圓鍵合器，研究人員成功鍵合300毫米晶圓，創(chuàng)建了400納米間距的銅互連。

% x; P) u$ U; L) y圖2：顯示了使用相等墊設計在400納米間距連接的多個銅墊的TEM圖像。
# V! E# \" `( @3 G% H, @. E

圖3：提供了相等墊設計中400納米間距長菊花鏈的近距離視圖，用于評估銅-銅連接性。

電氣性能和疊加控制
實現的400納米間距互連表現出良好的電氣性能，包括低單一接觸電阻。精確對準導致疊加誤差低于150納米，如圖4所示。
; a" n& W( {' u5 K" ~" A
3 d" e+ x( C2 X" }) G( u圖4：展示了晶圓對晶圓鍵合疊加誤差低于150納米，如2023年IEDM會議上所呈現。

然而，進一步研究表明，對于400納米互連間距，疊加控制需要小于100納米，以在高產量制造中獲得足夠的良率。這一要求對下一代晶圓鍵合設備的疊加精度提出了巨大挑戰(zhàn)。
7 h4 c/ ?% }: ]& X. b. A, P' A
未來展望和挑戰(zhàn)
隨著半導體行業(yè)繼續(xù)推動三維集成的邊界，晶圓對晶圓混合鍵合將在實現存儲器對邏輯堆疊等先進應用中發(fā)揮關鍵作用。400納米間距互連的實現標志著一個重要里程碑，但進一步縮小和商業(yè)化仍面臨幾個挑戰(zhàn)：1.疊加精度：將疊加控制改善到100納米以下對于確保高產量制造中的高良率非常重要。
4 y5 {2 U' ^: T3 f  D2.熱管理：隨著互連密度增加，管理熱散發(fā)變得更具挑戰(zhàn)性，需要創(chuàng)新的冷卻解決方案。
" k5 ]- x0 J' ?( J9 q" B$ C8 f3.成本效益制造：開發(fā)經濟可行的高產量生產精細間距混合鍵合晶圓的工藝對廣泛采用很重要。
8 B, K7 \( D/ A  E4.設計工具和方法：創(chuàng)建能夠充分利用400納米以下間距晶圓對晶圓混合鍵合能力的先進設計工具和方法，對實現復雜的三維集成系統(tǒng)很重要。
5.材料創(chuàng)新：對新型介電和導電材料的持續(xù)研究可能會解鎖鍵合強度、可靠性和電氣性能的進一步改進。
, V% j$ p9 H) N) u結論晶圓對晶圓混合鍵合已成為有前景的三維集成技術，實現了高互連密度，為異構芯片堆疊開辟了新的可能性。最近實現的400納米間距互連代表了重要進步，這得益于網格設計、表面拓撲控制、介電材料和鍵合工藝的創(chuàng)新。
" ]2 C2 o0 L4 r  y/ ]4 @7 S隨著技術繼續(xù)發(fā)展，將改變半導體封裝并實現新類別的高性能、節(jié)能設備。通過解決剩余挑戰(zhàn)并繼續(xù)推動互連縮放的邊界，晶圓對晶圓混合鍵合將在塑造三維集成系統(tǒng)的未來中發(fā)揮關鍵作用。
+ l5 `0 l/ W# Z$ P參考文獻[1]F. Author, "Wafer-to-Wafer Hybrid Bonding: Pushing the Boundaries with 400nm Interconnect Pitch," imec, Jul. 2024. [Online]. Available: https://www.imec-int.com/en/articles/wafer-wafer-hybrid-bonding-pushing-boundaries-400nm-interconnect-pitch. [Accessed: Aug. 25, 2024].
; H9 s) C: }6 g: t8 A2 t+ F$ k! p& C
- END -

軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用，PIC Studio都可提升您的工作效能。
點擊左下角"閱讀原文"馬上申請
: e0 W. S! }2 j& R* F- }$ W
) ^0 b/ q& N- n歡迎轉載

8 P9 w* X! m  r3 ^% n* N9 k! ~+ G轉載請注明出處，請勿修改內容和刪除作者信息！
1 i1 d- Q6 @5 h2 V

9 C& t; c- R7 F1 n( Z- S; G
: b; a! g3 X* @: h

關注我們

: ?5 w- P& g( i" @8 i% V: k6 Q 8 q- `' |+ ?- {" f

( w+ J. n4 S1 c( ^% v 0 T3 s& h" V2 N$ {/ b

6 V) a$ @5 [8 c

                     

0 M5 O5 \. q- [- H7 P

關于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導體芯片設計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設計和仿真軟件，提供成熟的設計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務，廣泛服務于光通訊、光計算、光量子通信和微納光子器件領域的頭部客戶。逍遙科技與國內外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導體產業(yè)鏈發(fā)展，致力于為客戶提供前沿技術與服務。

) F* F6 x  A3 g3 b' k2 D& ohttp://www.latitudeda.com/
（點擊上方名片關注我們，發(fā)現更多精彩內容）