求助 | 打板回來調試，電路工作異常，大家?guī)兔Ψ治鲆幌逻@個電路圖，能補救嗎？

硬件筆記本

% R4 T/ Z2 V) M4 J; Z2 g5 G3 u點擊上方名片關注了解更多

: D2 g$ b, J) j# u7 e. X

( j1 o% h" s" a7 ~大家好，我是王工。
6 v9 ]1 e3 @+ ]7 Z% n
. z) o( r) Z9 @9 g這是微信上一個兄弟找的我，說他電路調試時有問題，問我有沒有可以解決的辦法。下面是部分聊天截圖。

. v' j" g0 F4 }5 a; D' I* d* r
通過交談，我把他的需求梳理了一下：
設備有兩組供電電源，一組是主電源，另一組是輔助電源。
主電源和輔助電源同時供電，優(yōu)先使用主電源，當主電源斷電后，輔助電源無縫銜接給設備供電。
然后呢，網(wǎng)上有一個推薦電路如下圖：這個電路是怎么工作的呢？

電路分析：
5 O; V7 N( W% q$ ?( P1、當主電源Vin1為3.3V時，Q1的NMOS導通，然后Q3 PMOS的柵極被拉低， Q3 導通，Q2 MOS管關閉，外部電源Vin2斷開，VOUT由Vin1進行供電。2、當主電源Vin1斷開，Q1 NMOS截止，Q2 PMOS的柵極通過R1下拉，Q2導通，Q3 PMOS的柵極通過R2上拉，Q3截止。VOUT由外部電源Vin2供電。
通過分析看來，好像電路沒什么問題，主備切換可行。但是在實際調試過程中發(fā)現(xiàn)主電源在下降的過程中，Q1和Q3不能及時斷開，導致Q2只能通過體二極管導通，有0.5V的壓降。Q3不能完全關斷，而Q2就開始導通，外電源通過Q2、Q3形成通路，進一步阻止主電源的降低。相當于Q2永遠不能導通，一直都是體二極管在導通。這就很嚴重了，相當于MOS管Q2一直沒工作，整個電路就沒啥用。
問題出來了，那是什么原因導致的呢？其實就是主電源在下降的過程中Q1，Q3沒有及時關斷導致出現(xiàn)一系列問題，那是什么原因導致這兩個管子關閉這么慢呢？兩種可能：
1、主電源本身掉電比較慢，從而引起管子慢關斷；
2、MOS管選型不對，Ciss寄生電容太大（感覺又不大可能，現(xiàn)在管子寄生電容都做的很小，應該影響不大）。
至于怎么優(yōu)化電路，兩種方法：
' ]% o: I1 N9 W% F1、讓主電源快速掉電；（怎么做到？）
+ F4 z$ u+ w% [5 E2、讓輔助電源慢速上電。（很難，而且不太好）

3 r! u# `6 `, d這個例子也給大家提個醒：網(wǎng)上的電路不能隨便拿來用，自己最好先驗證一下再用。
( O! K( c  t- S2 O' E. `最后，這位兄弟板子已經(jīng)打回來了，各位有比較好的優(yōu)化建議，或者更好的電路分享，可以留言或加掃下方二維碼，加微信告訴我，謝謝大家。
3 m+ H; |7 G; F- L! y& i
* [! D9 o8 @6 `( Q
8 [! I: F; I: B6 ~: l- P聲明：
聲明：本號對所有原創(chuàng)、轉載文章的陳述與觀點均保持中立，推送文章僅供讀者學習和交流。文章、圖片等版權歸原作者享有，如有侵權，聯(lián)系刪除。投稿/招聘/推廣/宣傳/技術咨詢 請加微信：woniu26a推薦閱讀▼
電路設計-電路分析
emc相關文章
電子元器件
后臺回復“加群”，管理員拉你加入同行技術交流群。