IMEC更新|晶圓對(duì)晶圓混合鍵合推進(jìn)三維集成技術(shù)

逍遙設(shè)計(jì)自動(dòng)化

引言在半導(dǎo)體技術(shù)不斷發(fā)展的世界中，三維集成已成為滿足系統(tǒng)級(jí)功率、性能、面積和成本改進(jìn)日益增長(zhǎng)需求的關(guān)鍵方法。在各種三維集成技術(shù)中，晶圓對(duì)晶圓混合鍵合因能夠以高三維互連密度堆疊多個(gè)異構(gòu)芯片而脫穎而出。本文將探討晶圓對(duì)晶圓混合鍵合的最新進(jìn)展，重點(diǎn)關(guān)注推動(dòng)互連間距達(dá)到400納米的進(jìn)程及其對(duì)未來應(yīng)用的影響[1]。
理解三維互連技術(shù)全景


圖1：展示了imec三維互連技術(shù)全景，顯示了各種互連技術(shù)及其間距范圍。
; j1 q, W4 R1 b& e" a; y8 V三維互連技術(shù)全景包括廣泛的技術(shù)，每種技術(shù)滿足不同的應(yīng)用需求，在各種互連間距下運(yùn)作。如圖1所示，這些技術(shù)范圍從具有毫米級(jí)間距的封裝級(jí)集成到具有100納米以下間距的晶體管級(jí)集成。晶圓對(duì)晶圓混合鍵合在這一全景中占據(jù)獨(dú)特位置，提供高互連密度和最小的寄生效應(yīng)。
' B' N: |$ |$ J' Y晶圓對(duì)晶圓混合鍵合的潛力
晶圓對(duì)晶圓混合鍵合因能夠在每平方毫米集成一百萬個(gè)互連而受到廣泛關(guān)注，這得益于約1微米的緊密銅互連間距。該技術(shù)已在堆疊圖像傳感器和將CMOS外圍線路集成到3D NAND層上方等領(lǐng)域取得商業(yè)成功。
混合鍵合過程結(jié)合了銅對(duì)銅和介電對(duì)介電鍵合，利用銅damascene技術(shù)定義鍵合表面。這種方法允許非常精細(xì)的間距縮放，使其成為未來需要更高互連密度應(yīng)用的理想選擇。
當(dāng)前工藝流程和新興挑戰(zhàn)
典型的晶圓對(duì)晶圓混合鍵合過程從兩個(gè)完全處理的300毫米晶圓開始。該過程類似于片上后端線路（BEOL）damascene過程，在鍵合介電材料（通常是二氧化硅）中刻蝕小腔。這些腔體隨后被填充障礙金屬、種子層和銅，然后進(jìn)行化學(xué)機(jī)械拋光（CMP）步驟以獲得極其平坦的表面。
實(shí)際鍵合在室溫下進(jìn)行，通過在中心處將晶圓接觸。這種初始接觸產(chǎn)生強(qiáng)大的晶圓對(duì)晶圓吸引力，導(dǎo)致鍵合波從中心到邊緣關(guān)閉晶圓之間的間隙。隨后的高溫退火步驟確保永久的介電對(duì)介電和銅對(duì)銅鍵合。
7 w3 d0 j" _! t1 q: U$ N& c" `隨著應(yīng)用領(lǐng)域擴(kuò)展到包括邏輯對(duì)邏輯和存儲(chǔ)器對(duì)邏輯堆疊，新的挑戰(zhàn)出現(xiàn)。這些先進(jìn)實(shí)現(xiàn)需要更精細(xì)的互連間距，并且通常在鍵合步驟后涉及更多后處理。例如，背面電源傳輸網(wǎng)絡(luò)（BSPDN）處理需要將一個(gè)晶圓的正面鍵合到載體晶圓上，然后進(jìn)行背面減薄和額外的處理步驟。
& c0 |! z/ B9 S% a% h實(shí)現(xiàn)400納米間距互連的創(chuàng)新
+ w  Z* S4 W3 C3 y最近的研究導(dǎo)致了晶圓對(duì)晶圓混合鍵合技術(shù)的重大突破，將邊界推至前所未有的400納米互連間距。這些進(jìn)展解決了幾個(gè)關(guān)鍵挑戰(zhàn)：1.設(shè)計(jì)改進(jìn)：研究人員引入了具有圓形銅墊的六角網(wǎng)格設(shè)計(jì)，取代了傳統(tǒng)的方形網(wǎng)格與方形或圓形墊。這種新設(shè)計(jì)允許更密集地排列銅墊，相鄰墊之間距離相等，使控制銅墊密度更容易，同時(shí)最大化墊尺寸和間距。
5 g- S$ ?8 B5 b6 B! Z, L% o2.表面拓?fù)淇刂?/strong>：獲得極其平坦和清潔的晶圓表面對(duì)于可靠的混合鍵合至關(guān)重要。先進(jìn)的CMP過程，結(jié)合布局設(shè)計(jì)中策略性虛擬墊放置，實(shí)現(xiàn)了整個(gè)晶圓上銅墊高度和表面拓?fù)涞木�確控制。
3.SiCN介電材料：碳化硅氮化物（SiCN）已成為小互連間距的優(yōu)越介電材料。SiCN表面與二氧化硅相比表現(xiàn)出更高的鍵合能量，作為銅的擴(kuò)散屏障，并提供更好的晶圓鈍化。隨著互連間距縮小，這些特性變得越來越重要。
0 `, B7 k( B  H; s& [4.改進(jìn)的鍵合過程：使用具有先進(jìn)對(duì)準(zhǔn)能力的商業(yè)高質(zhì)量晶圓鍵合器，研究人員成功鍵合300毫米晶圓，創(chuàng)建了400納米間距的銅互連。

  {/ @& S  o) ?& L; h4 p5 d0 P, D圖2：顯示了使用相等墊設(shè)計(jì)在400納米間距連接的多個(gè)銅墊的TEM圖像。


4 n, B0 K* U$ D2 z圖3：提供了相等墊設(shè)計(jì)中400納米間距長(zhǎng)菊花鏈的近距離視圖，用于評(píng)估銅-銅連接性。

" V3 _' i! h5 E: h# f! n7 ]) o電氣性能和疊加控制
3 T8 b9 c- l9 H9 O0 B) U! x! X實(shí)現(xiàn)的400納米間距互連表現(xiàn)出良好的電氣性能，包括低單一接觸電阻。精確對(duì)準(zhǔn)導(dǎo)致疊加誤差低于150納米，如圖4所示。

圖4：展示了晶圓對(duì)晶圓鍵合疊加誤差低于150納米，如2023年IEDM會(huì)議上所呈現(xiàn)。
* z. `3 T7 {, C: ]. T
  N- f& }& ]+ ~6 M0 n然而，進(jìn)一步研究表明，對(duì)于400納米互連間距，疊加控制需要小于100納米，以在高產(chǎn)量制造中獲得足夠的良率。這一要求對(duì)下一代晶圓鍵合設(shè)備的疊加精度提出了巨大挑戰(zhàn)。

5 Z6 r0 L8 k+ s) i1 ?. S( `: S7 V未來展望和挑戰(zhàn)
1 i% l6 P7 v) d, z$ j/ Z1 _7 K隨著半導(dǎo)體行業(yè)繼續(xù)推動(dòng)三維集成的邊界，晶圓對(duì)晶圓混合鍵合將在實(shí)現(xiàn)存儲(chǔ)器對(duì)邏輯堆疊等先進(jìn)應(yīng)用中發(fā)揮關(guān)鍵作用。400納米間距互連的實(shí)現(xiàn)標(biāo)志著一個(gè)重要里程碑，但進(jìn)一步縮小和商業(yè)化仍面臨幾個(gè)挑戰(zhàn)：1.疊加精度：將疊加控制改善到100納米以下對(duì)于確保高產(chǎn)量制造中的高良率非常重要。
8 ^1 Z% |8 d& e( f2 d9 b2.熱管理：隨著互連密度增加，管理熱散發(fā)變得更具挑戰(zhàn)性，需要?jiǎng)?chuàng)新的冷卻解決方案。
. H2 A% e/ \/ y6 f! a. m8 f! O7 w3.成本效益制造：開發(fā)經(jīng)濟(jì)可行的高產(chǎn)量生產(chǎn)精細(xì)間距混合鍵合晶圓的工藝對(duì)廣泛采用很重要。
4.設(shè)計(jì)工具和方法：創(chuàng)建能夠充分利用400納米以下間距晶圓對(duì)晶圓混合鍵合能力的先進(jìn)設(shè)計(jì)工具和方法，對(duì)實(shí)現(xiàn)復(fù)雜的三維集成系統(tǒng)很重要。
5 O/ I( y4 v. c1 m6 n- {5.材料創(chuàng)新：對(duì)新型介電和導(dǎo)電材料的持續(xù)研究可能會(huì)解鎖鍵合強(qiáng)度、可靠性和電氣性能的進(jìn)一步改進(jìn)。
" r7 b) Z4 V8 W' E4 m8 Y/ ?* N結(jié)論晶圓對(duì)晶圓混合鍵合已成為有前景的三維集成技術(shù)，實(shí)現(xiàn)了高互連密度，為異構(gòu)芯片堆疊開辟了新的可能性。最近實(shí)現(xiàn)的400納米間距互連代表了重要進(jìn)步，這得益于網(wǎng)格設(shè)計(jì)、表面拓?fù)淇刂�、介電材料和鍵合工藝的創(chuàng)新。
/ c' ?: e9 s- {% U5 N6 |隨著技術(shù)繼續(xù)發(fā)展，將改變半導(dǎo)體封裝并實(shí)現(xiàn)新類別的高性能、節(jié)能設(shè)備。通過解決剩余挑戰(zhàn)并繼續(xù)推動(dòng)互連縮放的邊界，晶圓對(duì)晶圓混合鍵合將在塑造三維集成系統(tǒng)的未來中發(fā)揮關(guān)鍵作用。
' h9 v( ?2 _5 K# m% g參考文獻(xiàn)[1]F. Author, "Wafer-to-Wafer Hybrid Bonding: Pushing the Boundaries with 400nm Interconnect Pitch," imec, Jul. 2024. [Online]. Available: https://www.imec-int.com/en/articles/wafer-wafer-hybrid-bonding-pushing-boundaries-400nm-interconnect-pitch. [Accessed: Aug. 25, 2024].
( \0 s6 ~3 ?7 l, M
- END -
: F" Z* }  z: ]( c
軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
4 o3 r; A- d9 {7 c2 o
* u, w- [* R  s歡迎轉(zhuǎn)載

, p  J. j1 f4 C轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！
8 r3 U2 r' f* t/ ~) A

( [' u& w: ?) r' {
! }" s$ d" m0 f0 y" m7 U/ _

  q/ D9 J- ^) ]1 C2 m關(guān)注我們
. E& }0 `4 W( N$ `
! M- s4 I  i5 E  o6 Y1 C                     


2 o9 y, q% S: J2 A9 n. p9 K2 K3 Z
; X. u/ D" I3 g6 C" E. K關(guān)于我們：
$ x8 o- `3 r2 R$ h. i  n5 h9 v- |) f深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

http://www.latitudeda.com/
  m0 {& d! Z& [* W! H（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）