王燦堅(jiān)-4片DDR3存儲(chǔ)器模塊的PCB設(shè)計(jì)作業(yè)

傾風(fēng)無依

總結(jié)：

1.掌握4片DDR的布局方式：1）采用菊花鏈的拓?fù)浣Y(jié)構(gòu)，4片DDR同行排放并保持一定間距，CPU與DDR保持700mil左右的間距，方便走線；2）數(shù)據(jù)線串接電阻放在DDR與控制器中間，并聯(lián)電阻靠近串接電阻放置，可放于背面，地址線、控制線、時(shí)鐘線的串聯(lián)電阻靠近控制器，并聯(lián)電阻放在最后一個(gè)DDR后面；3）濾波電容和退耦電容要靠近CPU和DDR的管腳，均勻放置；2.掌握DDR的布線方式：1）采用單端50om，差分100om阻抗的布線方式；2）采用數(shù)據(jù)分組的方式，分成各種組別，每一組需走在同一層面，數(shù)據(jù)線組內(nèi)控制在50mil以內(nèi)等長(zhǎng)，時(shí)鐘、地址、控制線組內(nèi)控制在200mil以內(nèi)的誤差，時(shí)鐘差分對(duì)內(nèi)誤差控制在5mil以內(nèi)；3）線與線之間盡量保持3W以上的原則，數(shù)據(jù)線，控制線，時(shí)鐘線之間要保持20mil以上的距離；4）所有的信號(hào)線都不得跨分割，且有完整的參考平面。

凡億周老師

檢查多余的線頭