Hot Chips 2024 | 人工智能在芯片設(shè)計中的應用

逍遙設(shè)計自動化

引言
$ X' a( |  A9 I" t' r人工智能（AI）正在深刻改變半導體行業(yè)，特別是在芯片設(shè)計過程中。本文探討AI如何重塑芯片設(shè)計的各個方面，包括分析、優(yōu)化和設(shè)計輔助，幫助逍遙設(shè)計自動化的讀者了解不同的AI技術(shù)及其在提高設(shè)計性能和生產(chǎn)力方面的應用[1]。

人工智能在芯片設(shè)計中的應用簡介
AI正在芯片設(shè)計行業(yè)掀起波瀾，提升設(shè)計過程的多個階段。AI主要影響以下關(guān)鍵領(lǐng)域：

分析：AI實現(xiàn)更快速、預測性和跨階段的芯片設(shè)計分析。

優(yōu)化：AI驅(qū)動的優(yōu)化技術(shù)帶來更快速、更可擴展和更優(yōu)質(zhì)的結(jié)果。

輔助：AI為芯片設(shè)計師提供專業(yè)知識、編碼支持和任務自動化。
[/ol]
. }: ^9 c# t3 n. S. X" X; H

2 J% R: a; J- d. S& {# t/ |! {圖1：此圖展示了AI在芯片設(shè)計中影響的主要領(lǐng)域：分析、優(yōu)化和輔助。
/ @; n# J- P6 r
, p# O6 d. c! p' o- m- \芯片設(shè)計中的AI技術(shù)
" W2 E7 e' w" b% y! r多種AI技術(shù)被應用于芯片設(shè)計，每種技術(shù)適用于設(shè)計過程的不同方面：

經(jīng)典機器學習（ML）：適用于小型結(jié)構(gòu)化數(shù)據(jù)，線性回歸、支持向量機和決策樹等技術(shù)用于初步分析。

深度學習：卷積神經(jīng)網(wǎng)絡(luò)（CNN）適合物理設(shè)計數(shù)據(jù)，而圖神經(jīng)網(wǎng)絡(luò)（GNN）適合線路網(wǎng)表數(shù)據(jù)。

貝葉斯優(yōu)化：此技術(shù)用于構(gòu)建目標函數(shù)的概率模型，并選擇最有希望的數(shù)據(jù)點進行采樣。

強化學習（RL）：RL代理通過與環(huán)境交互并獲得改進獎勵來學習優(yōu)化設(shè)計。

生成式AI：這些模型，包括變分自編碼器（VAE）和Transformer，用于生成最佳設(shè)計點和學習優(yōu)化表示。

大型語言模型（LLM）：LLM用途廣泛，可應用于問答、編碼、提取、重寫、分類、總結(jié)和推理等多種任務。
& c- {7 L) z; i6 ]# I) D[/ol]


* a$ |5 \% d% M) p# X圖2：NVIDIA芯片設(shè)計中使用的不同AI技術(shù)，包括經(jīng)典ML、深度學習和各種優(yōu)化方法。

AI在芯片設(shè)計中的應用
. O' h7 d  H+ a4 ]5 y( A& f9 X讓我們探討AI在芯片設(shè)計中的一些具體應用：
1. IR壓降估算
3 |- n4 C6 }* IIR壓降估算對物理設(shè)計非常重要，但傳統(tǒng)方法需要數(shù)小時。基于AI的方法可以從單元級特征預測IR壓降，在3秒內(nèi)實現(xiàn)94%的準確率，而商業(yè)工具需要3小時。


- w/ ?5 q# u( B' q/ s1 l6 R6 {, O. \圖3：使用AI進行IR壓降估算的過程，顯示了功率圖和系數(shù)圖。
; |' F! d8 B! v- u% m/ t& R( U; J( a
7 U( Y+ e( M. Q2 H9 r2. 寄生參數(shù)預測
AI用于從原理圖預測布局寄生參數(shù)。通過將原理圖轉(zhuǎn)換為圖形并使用圖神經(jīng)網(wǎng)絡(luò)（GNN），設(shè)計師可以高精度估算寄生參數(shù)，將仿真誤差降低到10%以下。
0 D4 ~3 J# e3 Z0 ]
% [! d  E/ {1 ~) x9 d" n
圖4：此圖說明了將線路原理圖轉(zhuǎn)換為異構(gòu)圖以進行寄生參數(shù)預測的過程。

) ~* V1 w& U& s( X. y7 i* v3. 宏單元布局優(yōu)化
" L+ n3 w" R( T. b0 Y4 @, m宏單元布局對物理設(shè)計非常關(guān)鍵。多目標貝葉斯優(yōu)化被用于改進宏單元布局，考慮線長、擁塞度和密度等因素。


- ~% }* f6 U) ]圖4：此圖比較了基準宏單元布局與使用AutoDMP（自動化DREAMPlace基礎(chǔ)宏單元布局）優(yōu)化后的布局。
- c: \% u* v% c: h3 g' @7 z" ?8 F' q
4. 設(shè)計規(guī)則檢查（DRC）修復
強化學習代理被訓練用于自動修復單元布局中的設(shè)計規(guī)則檢查（DRC）違規(guī)。代理學習逐步減少DRC錯誤，最終得到干凈的布局。

5 i& U0 W( Y2 x2 L6 E
圖5：此圖顯示了RL代理在單元布局中修復DRC違規(guī)的逐步過程。

5. 數(shù)據(jù)通路優(yōu)化
* r  M* `" N2 J( q強化學習也被應用于優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)，如前綴加法器。RL代理探索不同的前綴圖結(jié)構(gòu)，以實現(xiàn)比知名加法器架構(gòu)更好的性能。
/ c: r, W2 P% f2 \# P; f( ]5 w# d0 q
4 P. \; a1 W1 Y: I6 b1 S( {
圖6：此圖說明了使用強化學習優(yōu)化前綴加法器結(jié)構(gòu)的過程。
4 b/ b8 W9 A# f1 A( D3 F, ?8 }
# ~6 u$ z; P5 w# V, _6. 門尺寸調(diào)整
* g- U+ K5 c9 H- r8 a( OTransformer被用于生成最佳門尺寸，以進行時序和功耗優(yōu)化。通過將門路徑建模為序列，AI可以生成優(yōu)化的門尺寸，與傳統(tǒng)優(yōu)化方法相比，實現(xiàn)了100倍到1000倍的加速。


) s' H1 D7 }0 Y; I/ A圖7：此圖顯示了Transizer方法在門尺寸優(yōu)化中實現(xiàn)的功耗/延遲權(quán)衡。
8 _; O# j9 q4 N8 w( G5 I
8 Z* M& m3 G6 b0 B' W) _/ U' D7. 加速器設(shè)計
0 m$ p- q- k- \5 |7 H: i7 `變分自編碼器（VAE）被用于學習硬件加速器設(shè)計的連續(xù)可重構(gòu)潛在空間。這種方法在探索設(shè)計空間時實現(xiàn)了6.8倍的樣本效率和5%的性能提升。
( k3 K# ]3 [# ~5 [

$ d8 Z$ G9 a( G, K" `% s圖8：此圖展示了在神經(jīng)網(wǎng)絡(luò)加速器設(shè)計空間優(yōu)化中使用VAE的過程。

  G. `; e9 B8 y1 M  e: v大型語言模型在芯片設(shè)計中的應用
3 o  G- k) E7 C. E' D大型語言模型（LLM）在芯片設(shè)計中越來越重要�？梢酝ㄟ^以下技術(shù)適應各種任務：
9 Z4 e7 _0 T& w0 [% q. [2 y

參數(shù)訓練

檢索增強生成（RAG）

上下文學習

基于代理的方法
5 g4 ^& N3 \* c! b, E( @
5 |, @/ J$ O1 `* b) @LLM在芯片設(shè)計中用于多個目的：

編碼輔助：為特定任務生成EDA腳本。

專業(yè)知識輔助：回答關(guān)于設(shè)計、基礎(chǔ)設(shè)施、工具和流程的問題。

分析輔助：總結(jié)錯誤報告并預測任務分配。
[/ol]
) z% w9 v' E' b# N3 O& U3 T
% d$ V% E5 r1 w3 w! r3 J; ?# }
) R: s4 ?) ]+ y7 L) l3 T  D圖9：此圖顯示了LLM在芯片設(shè)計中的各種應用，包括編碼、專業(yè)知識、分析、優(yōu)化和調(diào)試輔助。
- T4 Q4 a' p# c
結(jié)論
AI正在通過提高分析速度、優(yōu)化質(zhì)量和設(shè)計輔助來革新芯片設(shè)計。隨著該領(lǐng)域的進展，可以期待看到：

持續(xù)使用貝葉斯優(yōu)化和強化學習，以實現(xiàn)芯片設(shè)計中更好的PPA（功耗、性能、面積）。

在優(yōu)化數(shù)據(jù)上訓練的生成式AI模型，加速傳統(tǒng)優(yōu)化過程。

LLM模型和代理通過聊天機器人、協(xié)作工具和任務自動化顯著提高芯片設(shè)計生產(chǎn)力。

可靠高效的推理基礎(chǔ)設(shè)施的重要性日益增加。
[/ol]
為進一步推動該領(lǐng)域發(fā)展，需要更多數(shù)據(jù)集和基準，如VerilogEval、FVEval和LLM4HWDesign。隨著AI的不斷發(fā)展，其在芯片設(shè)計過程中的集成無疑將帶來更高效、更強大和更創(chuàng)新的半導體產(chǎn)品。


" g% U- [! p0 _; }% E1 M參考文獻
[1] H. Ren, "Introduction to AI for Chip Design," presented at Hot Chips, Aug. 25, 2024.
& ]6 O0 [, B8 v* o6 m$ k# x
- END -

軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用，PIC Studio都可提升您的工作效能。
點擊左下角"閱讀原文"馬上申請

歡迎轉(zhuǎn)載
4 T' S& C( K' A& C2 I
轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
0 m4 E& U. d' G3 V2 {3 p8 l" x
* N; b) d8 k4 j% J" u



2 t7 X: a3 d' F; X& C關(guān)注我們
& Q- s8 t& i$ q
' R( V% E& t! k9 k3 q. g/ W3 t

% L& d: a0 @" G* D, q! g

9 v. j; x0 Y$ b- A; h

                     





- G8 v! J, o0 A
關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務，廣泛服務于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務。

- n8 a4 j( q, Zhttp://www.latitudeda.com/
' M8 K9 ~# q* a1 K; A+ y（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）