Hot Chips 2024 | 人工智能在芯片設(shè)計(jì)中的應(yīng)用

逍遙設(shè)計(jì)自動(dòng)化

引言
7 Y+ v. }# x# {5 F& Q% a人工智能（AI）正在深刻改變半導(dǎo)體行業(yè)，特別是在芯片設(shè)計(jì)過(guò)程中。本文探討AI如何重塑芯片設(shè)計(jì)的各個(gè)方面，包括分析、優(yōu)化和設(shè)計(jì)輔助，幫助逍遙設(shè)計(jì)自動(dòng)化的讀者了解不同的AI技術(shù)及其在提高設(shè)計(jì)性能和生產(chǎn)力方面的應(yīng)用[1]。
% `1 z# v1 [3 S* W( E0 k
% {% s/ b; w0 O  k1 E; _" a% s7 r$ J人工智能在芯片設(shè)計(jì)中的應(yīng)用簡(jiǎn)介
) O& c- X! |1 ]5 j2 }+ D& yAI正在芯片設(shè)計(jì)行業(yè)掀起波瀾，提升設(shè)計(jì)過(guò)程的多個(gè)階段。AI主要影響以下關(guān)鍵領(lǐng)域：

分析：AI實(shí)現(xiàn)更快速、預(yù)測(cè)性和跨階段的芯片設(shè)計(jì)分析。

優(yōu)化：AI驅(qū)動(dòng)的優(yōu)化技術(shù)帶來(lái)更快速、更可擴(kuò)展和更優(yōu)質(zhì)的結(jié)果。

輔助：AI為芯片設(shè)計(jì)師提供專業(yè)知識(shí)、編碼支持和任務(wù)自動(dòng)化。
/ @0 w5 _& @) ?4 B. [; q# s5 U1 C[/ol]


: h( m1 t; v( T; Z8 K圖1：此圖展示了AI在芯片設(shè)計(jì)中影響的主要領(lǐng)域：分析、優(yōu)化和輔助。
0 h) N7 D; ~: P  P; X
芯片設(shè)計(jì)中的AI技術(shù)
* z% R7 r* w3 |2 J$ r$ J多種AI技術(shù)被應(yīng)用于芯片設(shè)計(jì)，每種技術(shù)適用于設(shè)計(jì)過(guò)程的不同方面：

經(jīng)典機(jī)器學(xué)習(xí)（ML）：適用于小型結(jié)構(gòu)化數(shù)據(jù)，線性回歸、支持向量機(jī)和決策樹(shù)等技術(shù)用于初步分析。

深度學(xué)習(xí)：卷積神經(jīng)網(wǎng)絡(luò)（CNN）適合物理設(shè)計(jì)數(shù)據(jù)，而圖神經(jīng)網(wǎng)絡(luò)（GNN）適合線路網(wǎng)表數(shù)據(jù)。

貝葉斯優(yōu)化：此技術(shù)用于構(gòu)建目標(biāo)函數(shù)的概率模型，并選擇最有希望的數(shù)據(jù)點(diǎn)進(jìn)行采樣。

強(qiáng)化學(xué)習(xí)（RL）：RL代理通過(guò)與環(huán)境交互并獲得改進(jìn)獎(jiǎng)勵(lì)來(lái)學(xué)習(xí)優(yōu)化設(shè)計(jì)。

生成式AI：這些模型，包括變分自編碼器（VAE）和Transformer，用于生成最佳設(shè)計(jì)點(diǎn)和學(xué)習(xí)優(yōu)化表示。

大型語(yǔ)言模型（LLM）：LLM用途廣泛，可應(yīng)用于問(wèn)答、編碼、提取、重寫(xiě)、分類、總結(jié)和推理等多種任務(wù)。
[/ol]
6 [0 @9 P2 N( j+ Q; f

2 ?+ m: i1 n  c- y3 e! S圖2：NVIDIA芯片設(shè)計(jì)中使用的不同AI技術(shù)，包括經(jīng)典ML、深度學(xué)習(xí)和各種優(yōu)化方法。

AI在芯片設(shè)計(jì)中的應(yīng)用
讓我們探討AI在芯片設(shè)計(jì)中的一些具體應(yīng)用：
1. IR壓降估算
5 z. @" q2 K  [) n3 ^; h: ]IR壓降估算對(duì)物理設(shè)計(jì)非常重要，但傳統(tǒng)方法需要數(shù)小時(shí)。基于AI的方法可以從單元級(jí)特征預(yù)測(cè)IR壓降，在3秒內(nèi)實(shí)現(xiàn)94%的準(zhǔn)確率，而商業(yè)工具需要3小時(shí)。
0 h4 u- B2 }0 U3 K& W
) |; [. j5 f, g  c! l
圖3：使用AI進(jìn)行IR壓降估算的過(guò)程，顯示了功率圖和系數(shù)圖。

2. 寄生參數(shù)預(yù)測(cè)
AI用于從原理圖預(yù)測(cè)布局寄生參數(shù)。通過(guò)將原理圖轉(zhuǎn)換為圖形并使用圖神經(jīng)網(wǎng)絡(luò)（GNN），設(shè)計(jì)師可以高精度估算寄生參數(shù)，將仿真誤差降低到10%以下。
. Z( x2 v) Z0 i, ^
% d2 j7 v! I9 v
圖4：此圖說(shuō)明了將線路原理圖轉(zhuǎn)換為異構(gòu)圖以進(jìn)行寄生參數(shù)預(yù)測(cè)的過(guò)程。
: D! C" E6 V1 Y* [% d. ~
3. 宏單元布局優(yōu)化
宏單元布局對(duì)物理設(shè)計(jì)非常關(guān)鍵。多目標(biāo)貝葉斯優(yōu)化被用于改進(jìn)宏單元布局，考慮線長(zhǎng)、擁塞度和密度等因素。
2 h  G1 t8 G1 l3 V0 g: n5 @

圖4：此圖比較了基準(zhǔn)宏單元布局與使用AutoDMP（自動(dòng)化DREAMPlace基礎(chǔ)宏單元布局）優(yōu)化后的布局。

9 t' m# T! h% V% s4. 設(shè)計(jì)規(guī)則檢查（DRC）修復(fù)
強(qiáng)化學(xué)習(xí)代理被訓(xùn)練用于自動(dòng)修復(fù)單元布局中的設(shè)計(jì)規(guī)則檢查（DRC）違規(guī)。代理學(xué)習(xí)逐步減少DRC錯(cuò)誤，最終得到干凈的布局。
) n. ?6 a9 t/ f% U9 p

圖5：此圖顯示了RL代理在單元布局中修復(fù)DRC違規(guī)的逐步過(guò)程。

5. 數(shù)據(jù)通路優(yōu)化
強(qiáng)化學(xué)習(xí)也被應(yīng)用于優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)，如前綴加法器。RL代理探索不同的前綴圖結(jié)構(gòu)，以實(shí)現(xiàn)比知名加法器架構(gòu)更好的性能。

& U, \, f. I+ Q5 s* n! ]& W
圖6：此圖說(shuō)明了使用強(qiáng)化學(xué)習(xí)優(yōu)化前綴加法器結(jié)構(gòu)的過(guò)程。

& q8 ?: \- E- _& {6. 門(mén)尺寸調(diào)整
Transformer被用于生成最佳門(mén)尺寸，以進(jìn)行時(shí)序和功耗優(yōu)化。通過(guò)將門(mén)路徑建模為序列，AI可以生成優(yōu)化的門(mén)尺寸，與傳統(tǒng)優(yōu)化方法相比，實(shí)現(xiàn)了100倍到1000倍的加速。


6 w4 x' ]7 x5 [! C, h/ b4 M6 ]圖7：此圖顯示了Transizer方法在門(mén)尺寸優(yōu)化中實(shí)現(xiàn)的功耗/延遲權(quán)衡。

7. 加速器設(shè)計(jì)
( K5 x" W, Y! \& G. p; H9 k變分自編碼器（VAE）被用于學(xué)習(xí)硬件加速器設(shè)計(jì)的連續(xù)可重構(gòu)潛在空間。這種方法在探索設(shè)計(jì)空間時(shí)實(shí)現(xiàn)了6.8倍的樣本效率和5%的性能提升。


: ]1 z  K# k0 j8 C) R圖8：此圖展示了在神經(jīng)網(wǎng)絡(luò)加速器設(shè)計(jì)空間優(yōu)化中使用VAE的過(guò)程。

+ q0 u9 M- J' ]* K大型語(yǔ)言模型在芯片設(shè)計(jì)中的應(yīng)用
大型語(yǔ)言模型（LLM）在芯片設(shè)計(jì)中越來(lái)越重要�？梢酝ㄟ^(guò)以下技術(shù)適應(yīng)各種任務(wù)：
- Y! L& f2 \6 {+ ]9 W

參數(shù)訓(xùn)練

檢索增強(qiáng)生成（RAG）

上下文學(xué)習(xí)

基于代理的方法

LLM在芯片設(shè)計(jì)中用于多個(gè)目的：

編碼輔助：為特定任務(wù)生成EDA腳本。

專業(yè)知識(shí)輔助：回答關(guān)于設(shè)計(jì)、基礎(chǔ)設(shè)施、工具和流程的問(wèn)題。

分析輔助：總結(jié)錯(cuò)誤報(bào)告并預(yù)測(cè)任務(wù)分配。
[/ol]
' g0 \, q" g  d1 v9 g; m0 T
/ Q6 u- ?' J: g2 ^; W8 @0 \3 c8 b: f$ L
圖9：此圖顯示了LLM在芯片設(shè)計(jì)中的各種應(yīng)用，包括編碼、專業(yè)知識(shí)、分析、優(yōu)化和調(diào)試輔助。

結(jié)論
AI正在通過(guò)提高分析速度、優(yōu)化質(zhì)量和設(shè)計(jì)輔助來(lái)革新芯片設(shè)計(jì)。隨著該領(lǐng)域的進(jìn)展，可以期待看到：

持續(xù)使用貝葉斯優(yōu)化和強(qiáng)化學(xué)習(xí)，以實(shí)現(xiàn)芯片設(shè)計(jì)中更好的PPA（功耗、性能、面積）。

在優(yōu)化數(shù)據(jù)上訓(xùn)練的生成式AI模型，加速傳統(tǒng)優(yōu)化過(guò)程。

LLM模型和代理通過(guò)聊天機(jī)器人、協(xié)作工具和任務(wù)自動(dòng)化顯著提高芯片設(shè)計(jì)生產(chǎn)力。

可靠高效的推理基礎(chǔ)設(shè)施的重要性日益增加。
[/ol]
為進(jìn)一步推動(dòng)該領(lǐng)域發(fā)展，需要更多數(shù)據(jù)集和基準(zhǔn)，如VerilogEval、FVEval和LLM4HWDesign。隨著AI的不斷發(fā)展，其在芯片設(shè)計(jì)過(guò)程中的集成無(wú)疑將帶來(lái)更高效、更強(qiáng)大和更創(chuàng)新的半導(dǎo)體產(chǎn)品。

, N/ R0 R+ k. h
/ D; ]# X) G+ J8 T2 i0 a# a& t參考文獻(xiàn)
3 W2 L% _8 z1 `' }; M[1] H. Ren, "Introduction to AI for Chip Design," presented at Hot Chips, Aug. 25, 2024.

- END -

! W! @9 z9 Y1 R8 U1 q軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)

歡迎轉(zhuǎn)載
; x. ~1 u) y, w" L1 r* l4 K3 i
轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！
" h( v; `9 g( P8 w4 q
  ?! F8 O6 y& t! o) h( b2 f; g8 n
  u8 K+ @" V4 j1 ?' J


關(guān)注我們
+ G4 d) [; A! Y# A' o

1 s; o2 L6 D& D$ e6 W* V9 d1 l ( ^: T, c; n" b, J

. O( C9 m  Y) |1 C' t# J

                     
  P" |6 H3 I3 j  c
/ I2 v( T, \& E9 s. j


1 j$ k$ ~3 l4 {
8 p5 |- |, V6 S) ~% {% B1 t
2 E; n0 m" H. I  D. f9 N+ {7 Q; T關(guān)于我們：
, ~# O0 O1 m( Y6 S3 O2 {深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
  s, V7 G" o; K
) {" `2 @; D2 W" I' G( dhttp://www.latitudeda.com/
' U4 F+ b/ Q' g7 T（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）