|
引言: P# ]1 G% Q: p- L. W5 Z
半導(dǎo)體行業(yè)正在快速發(fā)展,主要由多個(gè)應(yīng)用領(lǐng)域?qū)Ω咝阅、更低功耗和小型化的需求?qū)動(dòng)。先進(jìn)封裝技術(shù)在滿(mǎn)足這些需求方面發(fā)揮著關(guān)鍵作用,通過(guò)實(shí)現(xiàn)多樣化組件的異構(gòu)集成。本文以參考文獻(xiàn)為基礎(chǔ)概述了先進(jìn)半導(dǎo)體封裝的主要趨勢(shì)和技術(shù)[1],非最新的信息,但可以見(jiàn)到技術(shù)的連續(xù)演進(jìn),當(dāng)年的預(yù)測(cè)依然正確。- Z4 m7 t$ p# D+ g" J9 _
3 U0 C+ q5 V+ b6 j& ~
. C0 ^0 i' q# o4 h* h. ~0 i驅(qū)動(dòng)因素和應(yīng)用
0 |2 l) @3 p$ r; j; S/ o k" N推動(dòng)半導(dǎo)體行業(yè)增長(zhǎng)的幾個(gè)主要應(yīng)用包括:
( ]' |2 ~ H! c* W' l, F0 l移動(dòng)設(shè)備高性能計(jì)算自動(dòng)駕駛汽車(chē)物聯(lián)網(wǎng)(IoT)大數(shù)據(jù)和云計(jì)算邊緣計(jì)算
3 z- \. o0 k9 {4 L! e& Z* r, ?& p; J& ?# Y6 @8 T% m* ], e3 K
這些應(yīng)用由人工智能和5G通信等系統(tǒng)技術(shù)驅(qū)動(dòng)因素推動(dòng)。為支持這些應(yīng)用,先進(jìn)封裝技術(shù)必須提供:; ]1 t# n* \( C+ Z
更高密度的集成改善電氣和熱性能降低成本加快上市時(shí)間5 l+ V9 X) o9 z4 a) f
" o: j; v. Y. `' o y2 D) H
3 ] N( `* h7 W" N8 X9 C1 R
2tw4ki5jya364024524015.png (228.3 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
2tw4ki5jya364024524015.png
2024-9-20 01:32 上傳
3 w0 u" n7 [+ j$ J# d! \圖1:各種先進(jìn)封裝技術(shù)的性能和密度比較
6 U, G% ]7 a9 h8 W
- Z! I6 J5 M3 l# [* z9 `8 i主要先進(jìn)封裝技術(shù)$ D' ?3 }" ]1 j1 h y! Q/ K
1. 扇出型晶圓級(jí)封裝(FOWLP)
' V; I) b) h& T7 e: JFOWLP通過(guò)將芯片嵌入模塑料中并形成重布線(xiàn)層(RDL)來(lái)擴(kuò)展傳統(tǒng)的晶圓級(jí)封裝,從而扇出連接。這允許在更小的形狀因子中實(shí)現(xiàn)更高的I/O密度。9 S Z- j2 `0 L* V/ t( |5 X% N
+ _- {* [ U$ B4 l) N
1rk5ywhsm0t64024524115.png (360.37 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
1rk5ywhsm0t64024524115.png
2024-9-20 01:32 上傳
# _% Z! \2 v1 w2 @% ^- Z% |圖2:采用芯片優(yōu)先、面朝下方法的扇出型晶圓級(jí)封裝橫截面6 {& O0 ~( @, `2 D: n# _2 Y& @
8 @0 W* k; {7 W2. 使用中介層的2.5D集成
$ D/ R3 [ M/ V( v+ \2.5D集成使用帶有硅通孔(TSV)的硅中介層來(lái)連接多個(gè)并排的芯片。這實(shí)現(xiàn)了高帶寬的芯片間連接。/ ^! ~3 ?; }3 ]" M8 i
+ Y# f s. M. V4 R
w4ega5qd1ag64024524215.png (415.26 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
w4ega5qd1ag64024524215.png
2024-9-20 01:32 上傳
" G+ n5 }& T2 a
圖3:臺(tái)積電的局部硅互連(LSI)技術(shù),用于2.5D集成
) [) t" f9 o" `8 e" l7 G# A: d% K) p
3. 使用TSV的3D集成- v4 m* _4 d( c* M
3D集成使用TSV垂直堆疊多個(gè)芯片進(jìn)行芯片間連接。這提供了最高的集成密度,但面臨熱管理和良率方面的挑戰(zhàn)。
9 a$ u8 }9 H% T8 U/ ]. u: _/ z# T- p: p: ]' M( @% _6 t- [' u1 K/ U# ]
4. Chiplet架構(gòu)
9 e/ I* v( c; I1 qChiplet涉及將大型系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)分割成更小的芯片,然后使用先進(jìn)封裝進(jìn)行集成。這改善了良率并允許混合使用不同的制程節(jié)點(diǎn)。/ H y2 s5 t' X" }* ]; L. r6 c8 I
; X1 x. _) o! `9 t9 l3 d$ g; w* Y
zgniu3pyznj64024524315.png (530.01 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
zgniu3pyznj64024524315.png
2024-9-20 01:32 上傳
8 _/ p. N- C3 i6 g" I' E$ p
圖4:AMD和英特爾基于Chiplet的處理器示例
5 q+ ~6 ~7 Y- j! N; a: h: {5 ~4 H0 G5 J0 Q
5. 混合鍵合' F* ^6 m7 q* D
混合鍵合實(shí)現(xiàn)了芯片之間在非常精細(xì)間距下直接銅對(duì)銅鍵合,無(wú)需使用微凸點(diǎn)。這為芯片到芯片的集成提供了最高的互連密度。. r2 i/ G2 N' T+ y0 M
glzbe0n2ets64024524415.png (326.96 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
glzbe0n2ets64024524415.png
2024-9-20 01:32 上傳
; f2 |. ]) f9 x( J9 T: D) n1 x圖5:微凸點(diǎn)鍵合和混合鍵合方法的比較: t7 _% I) @; _8 E- o# N
) @! W$ I" e/ C/ J關(guān)鍵封裝工藝, {, A- U! p- X' G) i1 a j O$ P
幾種關(guān)鍵工藝技術(shù)促進(jìn)了先進(jìn)封裝:
- H. H! b9 m; p2 N- B% T/ @1. 晶圓凸點(diǎn)制作 u3 B# v" D) V5 T1 `
晶圓凸點(diǎn)制作在芯片切割之前在晶圓上形成互連結(jié)構(gòu)。常見(jiàn)的凸點(diǎn)類(lèi)型包括:5 y8 }" h0 F+ A3 m
焊料凸點(diǎn)(C4)帶焊料帽的銅柱(C2)
- i. R) F+ }8 F. u
3 M* z$ }1 N" n3 F. i8 E4 c. E
4ehvddxpvv264024524515.png (521.38 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
4ehvddxpvv264024524515.png
2024-9-20 01:32 上傳
7 U3 E4 @: i. w; ~2 J: S/ v0 @圖6:C4和C2晶圓凸點(diǎn)制作的工藝流程
& I/ X6 g4 r' H$ Y8 T- P1 q: r
, K, j2 ?6 S- N7 ^# r2. 芯片貼裝和互連
$ G% s/ s) g( O* S8 p! v: C將芯片連接到基板或其他芯片的方法包括:# v" _; f `2 [0 W5 @7 n. u. I
焊料凸點(diǎn)的回流熱壓鍵合(TCB)混合鍵合2 Y( v, I4 W) O* L' w; Q
" p. |% ^) D% T1 H4 c$ P# R3. 底填8 X& K# j8 @$ {
底填材料被注入以填充芯片和基板之間的間隙,保護(hù)互連。
) f" S/ D5 H+ s8 V% Q5 O
' p) w2 `" X5 \& R4 T4. 重布線(xiàn)層(RDL)形成
8 a3 G% P; J1 v* n2 wRDL在芯片表面重新布線(xiàn)連接。主要RDL工藝包括:
( \1 v- ]0 |) `' k光刻電鍍蝕刻
2 L7 l3 m4 z. V0 v! q
+ p D& O4 m, `( \% B5 W4 v5. 模塑/ `4 j* s5 }, [0 ~
模塑料封裝芯片和互連以提供保護(hù)。方法包括:
6 d* W+ Q6 c; k/ `3 T4 A傳遞模塑壓縮模塑
$ d q# m- D! F" R# O
5 q/ R5 R q1 T0 j先進(jìn)封裝趨勢(shì)' i8 ]9 c: _; j2 S) L$ y
1. 更精細(xì)的互連間距: w% d& T! h* T" J3 r% _
互連間距持續(xù)縮小以實(shí)現(xiàn)更高密度的集成:
/ X3 o1 ^& j- `4 p翻轉(zhuǎn)芯片凸點(diǎn)間距:最小50μm
) k! D- ~, x7 i微凸點(diǎn)間距:最小20μm
) N" I+ S2 T [混合鍵合間距:
& q! \0 ?, s& J
7 C* ?8 {# r- G6 H! o, M) _8 w2. 面板級(jí)封裝, B! B) m' r0 c
從晶圓級(jí)到面板級(jí)處理的轉(zhuǎn)變實(shí)現(xiàn)了更大的制造規(guī)模和更低的成本。
9 n5 Q* b K6 F3 p
- A% O+ g) s9 q% l. A$ i5 E# ?1 o; {3. 先進(jìn)基板# L; l: c* r4 ?' V6 H# F7 X
具有精細(xì)線(xiàn)/空間和嵌入式元件的有機(jī)基板正在實(shí)現(xiàn)更高密度的封裝。; J( e. }& O8 M; a4 `/ h5 C$ t. s
2 {8 F2 x% n9 |9 A4. Chiplet集成$ M* ]. ^- B& A3 K7 d
作為單片SoC的替代方案,Chiplet的異構(gòu)集成正在增長(zhǎng)。( T, {( p! f; b5 v/ D
! u3 O+ t4 H! `' v) T, t
5. 光電共封裝 (Co-Packaged Optics)
# G; {1 F V( k! j4 M- R在封裝中集成光學(xué)元件正在實(shí)現(xiàn)更高帶寬的互連。
7 ^% Z! p" @. Z$ u) r# m; M; }$ p, V/ D7 k4 w; j! r! p
6. 先進(jìn)熱管理; f# t) f& d. @+ F' G# j
正在開(kāi)發(fā)微流體等新型冷卻解決方案來(lái)解決熱挑戰(zhàn)。
7 `: Z2 h, J% [' K1 y& B2 G# E8 H! f& | B" Q. }; E
% r! ]7 L5 ^* `% v
可靠性考慮
2 ^) {8 c+ _$ m7 b* @6 f! f1 _/ p隨著封裝變得更加復(fù)雜,確?煽啃宰兊弥匾。主要可靠性問(wèn)題包括:
. c5 l/ d! @( x9 s9 o互連的熱循環(huán)疲勞跌落沖擊抵抗濕敏性電遷移應(yīng)力引起的翹曲
4 l6 U+ S( m' i' `$ E: G* A0 o# E
i% Z. s N6 f9 F+ l7 W5 ?4 _需要先進(jìn)的建模和測(cè)試方法來(lái)預(yù)測(cè)和改善封裝可靠性。* w9 K( Q1 I0 [; E( e. [6 C- N z) L
0 q8 b7 s% |8 N5 N& U
1ey3uemexbo64024524615.png (277.23 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
1ey3uemexbo64024524615.png
2024-9-20 01:32 上傳
0 m' q9 K. _- H! x5 c圖7:與單片設(shè)計(jì)相比,Chiplet方法對(duì)芯片良率的影響7 L% d1 v( Y5 Z; H8 _
, N* J4 i$ O) K材料開(kāi)發(fā)
% s6 I, U; g6 Z6 M5 A# E新材料對(duì)實(shí)現(xiàn)先進(jìn)封裝很重要,包括:
9 C+ m- ]6 K2 R- ^用于高頻應(yīng)用的低損耗介電材料低熱膨脹系數(shù)模塑料精細(xì)間距底填材料低溫焊料用于RDL的光敏介電材料1 D0 ? ?# w' F
' S* J2 `) u' j$ u% {6 a6 i* [ x
; u+ ~3 v; X$ t; R) q8 B6 ~
drivgoq5jwl64024524715.png (117.57 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
drivgoq5jwl64024524715.png
2024-9-20 01:32 上傳
7 |- V& b; y; i& _
圖8:封裝材料介電損耗(Df)的路線(xiàn)圖* Q0 @. y5 Y+ f$ d
, m; ?: L) M7 L" [7 h
tvathmfe4k064024524815.png (62.75 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
tvathmfe4k064024524815.png
2024-9-20 01:32 上傳
. V5 r1 v( [$ Z. j% A. x圖9:封裝材料介電常數(shù)(Dk)的路線(xiàn)圖8 A3 q/ U4 _* m5 }6 E$ c
w# w- z1 ^ @3 g: \未來(lái)展望
& m0 d5 g# L3 F# O# q! _7 N先進(jìn)封裝將繼續(xù)在推動(dòng)半導(dǎo)體創(chuàng)新方面發(fā)揮關(guān)鍵作用。需要關(guān)注的關(guān)鍵領(lǐng)域包括:# u2 k7 V5 S P
晶圓級(jí)、面板級(jí)和PCB技術(shù)的融合Chiplet和芯片分解的增加采用超越焊料和銅的新型互連技術(shù)芯片和封裝的協(xié)同設(shè)計(jì)石墨烯等新材料的集成嵌入式冷卻解決方案用于封裝設(shè)計(jì)和優(yōu)化的人工智能% O2 V2 M/ k" @5 j+ L
4 t* ^+ p8 D }# P9 y" o
隨著封裝變得更加復(fù)雜并對(duì)整體系統(tǒng)性能更加重要,芯片設(shè)計(jì)師、封裝設(shè)計(jì)師和材料供應(yīng)商之間的更密切合作將變得不可或缺。
. ]5 p5 i+ l( @( t4 Q
9 e" d% w2 U+ e0 s& [. L! x7 j( n( I
8 x% T. D: y) w; s5 k結(jié)論$ o9 a2 R* i) f, H c) u4 t- R" W! R% H
先進(jìn)封裝正在快速發(fā)展以滿(mǎn)足下一代電子系統(tǒng)的需求。扇出型封裝、2.5D和3D集成以及Chiplet等技術(shù)正在實(shí)現(xiàn)前所未有的異構(gòu)集成水平。在材料、工藝和架構(gòu)方面持續(xù)創(chuàng)新對(duì)于克服挑戰(zhàn)和實(shí)現(xiàn)先進(jìn)封裝在未來(lái)應(yīng)用中的全部潛力將非常重要。
# c7 S( R: r8 a" } a; w. U
7 z" B9 L2 b( I# x4 s
! T4 O7 W# u9 `1 `7 P& f& M2 B參考文獻(xiàn)
6 T( l0 [$ A' g; pJ. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.
# P5 l* w' }0 P5 u* F! v
0 m, b$ y) Y/ l4 y- s9 ]0 C
6 H: I2 ]2 P8 C& f( ^7 W3 g! R: z
- END -
7 G2 H. K* J8 Q2 L5 a8 ?
3 q& s9 ~9 C4 O. {. }* \" e" q軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。6 n, z2 J; {4 n
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
' R U$ d4 B3 M( z/ P* X+ b8 x5 M: n. a; v
歡迎轉(zhuǎn)載
% r0 t3 e) W1 A/ V( R* a* ~$ Z9 `) u$ x) A$ ^0 v, q7 s2 a
轉(zhuǎn)載請(qǐng)注明出處,請(qǐng)勿修改內(nèi)容和刪除作者信息!0 `* p$ l+ ?0 j, P: d! g; p `
8 S0 |, c# Y: O) A+ K1 X, Z3 H& b1 `7 w- d: S4 h7 O
* @3 B8 L, L" Q( @" M* K
f3ptq3ikdh464024524915.gif (16.04 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
f3ptq3ikdh464024524915.gif
2024-9-20 01:32 上傳
+ t0 j( L6 J0 D1 u5 q0 `9 L& Z
1 |. A+ f8 b/ h. b# t2 O關(guān)注我們# j4 e0 b% P) n) j7 i# d
3 c7 E) ?2 u! T/ }& e
+ n. |9 z* `, X- E3 {
nqq51ufjain64024525015.png (31.33 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
nqq51ufjain64024525015.png
2024-9-20 01:32 上傳
: e6 b6 h. t7 a$ n+ h* h5 ^* w |
+ P: ?) b) y5 W" g! q) ]
ejwsveytik264024525115.png (82.79 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
ejwsveytik264024525115.png
2024-9-20 01:32 上傳
5 S2 S$ V6 y! \4 G# c |
7 e8 [* @% w& _/ K! q/ p
sd1dglcqkma64024525215.png (21.52 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
sd1dglcqkma64024525215.png
2024-9-20 01:32 上傳
: M; O2 H7 L6 n* d6 p3 Z% x | & v/ q/ ^& K/ Q! K w" A
4 u# N O0 `* q$ J& z' y, L }" \; G1 g! f! x
# r' @" r) C2 R0 {
& Z4 d( } P; J4 r: z4 s1 ]/ M0 s! |3 o7 | E
9 n, g7 |) k0 [* F, U2 S- ?6 ]
關(guān)于我們:6 A% o- O% g7 G" m
深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專(zhuān)注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶(hù)。逍遙科技與國(guó)內(nèi)外晶圓代工廠(chǎng)及硅光/MEMS中試線(xiàn)合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶(hù)提供前沿技術(shù)與服務(wù)。( w5 S5 r( z. r5 m% @8 F2 j
% L3 [& H0 u7 F! I( L: j
http://www.latitudeda.com/! [& ?8 u& r# k% a4 @ @ ^
(點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容) |
|