|
引言1 i; K3 ?/ t! Z" ~4 ?8 r
2.5D IC集成已成為高性能計算應(yīng)用的關(guān)鍵封裝技術(shù)。本文概述2.5D IC集成、其關(guān)鍵組件、制造過程和發(fā)展[1]。
/ J& x: m% Q, v
; `6 a8 |) G, k: @
' f& c- J9 K* @7 j. E& S. v% [0 e! H什么是2.5D IC集成?% i3 E; n2 W% A- J! g
2.5D IC集成是指將多個芯片并排安裝在無源中介層上,然后將中介層附著在封裝基板上的封裝方法。中介層通常由硅制成,包含硅通孔(TSV)和重分布層(RDL),用于提供芯片之間以及與下方封裝基板的電連接。
/ P# C; a' J, F3 m1 d( i$ m. h! \
, z% J! ]) l: X, l, b典型2.5D IC封裝的關(guān)鍵組件包括:
; o% p4 [( U- v, e2 w多個芯片(如處理器、內(nèi)存)帶有TSV和RDL的硅中介層連接芯片和中介層的微凸點連接中介層和封裝基板的C4凸點封裝基板用于板級連接的焊球
$ O9 `! ^% e' _( `5 r4 @; G- i+ d6 M6 F S# O
圖1展示了使用臺積電芯片級晶圓級封裝(CoWoS)技術(shù)的典型2.5D IC封裝結(jié)構(gòu):
) e3 m5 a6 O5 Z$ E
9 ^& r& I/ c) x1 L6 |
yoy33wza2f064024525318.png (380.29 KB, 下載次數(shù): 0)
下載附件
保存到相冊
yoy33wza2f064024525318.png
2024-9-20 01:32 上傳
2 H- \1 G+ ]$ j$ ?0 @
圖1. CoWoS封裝的橫截面視圖,標(biāo)明關(guān)鍵組件
' N5 }$ }) r$ P; F' n' l% W$ c
- o; H' V3 c6 h; `7 g1 W. Q0 Z2.5D集成的主要優(yōu)勢
`' m8 S+ Z: ~/ B! k5 I2.5D集成提供了幾個優(yōu)勢:實現(xiàn)異質(zhì)芯片集成(如邏輯+內(nèi)存)提供非常高帶寬的芯片間通信允許大型芯片分割以提高良率比3D堆疊提供更好的熱管理為基于Chiplet的設(shè)計提供途徑
& H$ S# q z' M+ ?! M* W b4 l[/ol]% x- l1 x$ k! y/ u, i+ E" L" v
制造過程
, R+ T! M9 s- X2 e2 P2.5D IC封裝的關(guān)鍵制造步驟包括:制造帶有TSV和RDL的硅中介層使用微凸點將芯片連接到中介層使用C4凸點將中介層連接到封裝基板灌注和固化底填材料安裝散熱器/蓋子(如果使用)* z* R# _' C- g9 U9 P' f
[/ol]
- I7 c& f) G: J/ Q- Q7 d* X圖2. 展示了在玻璃中介層上制造穿?祝═GV)和RDL的工藝流程,這與硅中介層的工藝類似:1 c* N4 \/ t8 k! K3 @( i
9 M! ^2 S4 @' b
hdg5hpvwa3564024525418.png (480.4 KB, 下載次數(shù): 0)
下載附件
保存到相冊
hdg5hpvwa3564024525418.png
2024-9-20 01:32 上傳
`, Z" q7 D+ |$ A8 G* K& {
圖2. 在玻璃中介層上創(chuàng)建TGV和RDL的工藝步驟3 X6 W" L7 b( ^- O; n
' _& _* s' N& W4 N6 i) {! S! d
主要挑戰(zhàn)* M$ ^& l- I$ k1 X: M1 i
2.5D集成的主要挑戰(zhàn)包括:大型中介層的翹曲控制熱管理測試和已知良好裸片(KGD)要求硅中介層的成本微凸點和C4凸點的可靠性" T3 J5 ]$ J& E- C \
[/ol]
2 P5 ^' H7 I6 |6 `) ^" x熱管理方法) o3 }# o; S6 ?. o; A; w8 [; n
熱管理對高性能2.5D封裝非常重要。一些方法包括:使用導(dǎo)熱界面材料(TIM)集成散熱器和散熱片在中介層中嵌入微流體冷卻通道, b& l7 U$ g( U0 t! M4 S/ ^* U
[/ol]
- v" Z0 Z# \8 m. }: W8 @4 X圖3. 展示了一種在中介層中嵌入微流體冷卻通道用于LED應(yīng)用的新方法:% j S9 }7 b; J2 T8 y" L: i
3 E! l7 G1 A! \6 @, o. m- @6 z
dn1q0jxxyhe64024525518.png (195.25 KB, 下載次數(shù): 0)
下載附件
保存到相冊
dn1q0jxxyhe64024525518.png
2024-9-20 01:32 上傳
" W, g8 \4 }$ c( B& ?7 }6 f
圖3. 帶有嵌入式微流體冷卻通道的2.5D封裝橫截面視圖,用于LED
* G) D9 j; A5 U% k! h! T0 Z9 m# P9 b+ y* t5 e3 c& T
最新發(fā)展和趨勢
7 Q n5 t, c. f* n6 `2.5D集成的一些最新發(fā)展包括:增加中介層尺寸以支持更多芯片使用玻璃等替代中介層材料在中介層中集成無源元件先進的熱管理解決方案基于Chiplet的設(shè)計
, l; N) {/ P+ q9 Z[/ol]& t, M$ y0 r. i
增加中介層尺寸
# w3 c/ Z/ I; M5 w& ^+ x7 {9 m為了支持更多和更大的芯片集成,中介層尺寸一直在穩(wěn)步增加。圖4顯示了臺積電CoWoS技術(shù)的路線圖,說明了中介層尺寸增大的趨勢:' a0 L4 f9 u4 {# y- n
& I+ g) R. c, w* k0 L2 S
hh0f5ken41064024525618.png (276.25 KB, 下載次數(shù): 0)
下載附件
保存到相冊
hh0f5ken41064024525618.png
2024-9-20 01:32 上傳
7 h3 M/ L$ O# n& W9 O# V圖4. 臺積電CoWoS路線圖,展示中介層尺寸隨時間增加0 I, A: T' s- Z8 K% _
; j0 \4 S2 e; Y" [% x- S$ M替代中介層材料0 Z2 G5 k8 n* |, G8 f( Q
雖然硅仍是主要的中介層材料,但對某些應(yīng)用正在探索玻璃等替代材料。圖5顯示了大日本印刷和旭硝子開發(fā)的用于天線封裝應(yīng)用的玻璃中介層:6 R: J( E: i S, Z& Y6 L: e ?
0 ]! z, S& ~2 P. V* t3 v# I. Y# [
wbv1zhtrnks64024525719.png (241.04 KB, 下載次數(shù): 0)
下載附件
保存到相冊
wbv1zhtrnks64024525719.png
2024-9-20 01:32 上傳
. E' h, ?- B" T3 e& A
圖5.顯示用于天線封裝應(yīng)用的玻璃中介層
! N4 z5 @3 s( g. ]! ~- }
8 k2 a3 @1 {3 ^, N5 r集成無源元件% x/ q' r/ o6 x) x' I
為了提高電氣性能并減小封裝尺寸,無源元件正被集成到中介層中。圖6展示了臺積電在硅中介層中集成深溝電容器(DTC)的方法:
7 _" P& ^+ F5 @1 t7 s7 b
, v; W7 f( F. Y% a1 n
g3l0nzxi4fi64024525819.png (196.17 KB, 下載次數(shù): 0)
下載附件
保存到相冊
g3l0nzxi4fi64024525819.png
2024-9-20 01:32 上傳
* i# D, \) @4 }* @5 m6 _圖6. 顯示帶有集成深溝電容器的CoWoS封裝概念圖$ R+ R% r) [ E0 c- X4 l; s
V$ L5 g' x8 @* `1 P! i n
先進的熱管理
' S1 s! y, i& [6 H; s新型熱管理解決方案不斷被開發(fā)。圖7顯示了在中介層兩側(cè)都有芯片的設(shè)計,以改善熱性能:- t7 j6 {0 J5 e( g) V1 k: E
' R2 J( @( X7 }: w/ P" F
4tlah30fqwv64024525919.png (406.18 KB, 下載次數(shù): 0)
下載附件
保存到相冊
4tlah30fqwv64024525919.png
2024-9-20 01:32 上傳
7 C: b% T0 X) k J; D圖7. 顯示中介層兩側(cè)都有芯片的2.5D封裝橫截面視圖) w! B6 v7 R* _: u# f7 I
# @! Q0 ~" i l7 i; ]# _- Z基于Chiplet的設(shè)計
( k/ W& F0 f5 o% ^. f3 F. l0 s2.5D集成使基于Chiplet的設(shè)計成為可能,大型SoC被劃分為更小的Chiplet。圖8展示了賽靈思將大型FPGA劃分為四個較小的裸片的方法:& z" l6 ` _6 V
! K% J0 `8 t5 z& a3 c; ^# m
zs4w22ubvn164024526019.png (568.63 KB, 下載次數(shù): 0)
下載附件
保存到相冊
zs4w22ubvn164024526019.png
2024-9-20 01:32 上傳
7 G5 _: b. m- F& A
圖8. 顯示賽靈思使用中介層上四個較小裸片的切片F(xiàn)PGA設(shè)計
! [% |& B7 D# o& D; v! y
/ A( s2 g3 }+ O9 z( s5 R1 Y, j$ ~: w0 G' b
商業(yè)案例
9 m; L+ p4 Z( R' G幾家公司已經(jīng)將2.5D IC產(chǎn)品商業(yè)化:賽靈思Virtex-7 FPGA(與臺積電合作)AMD Radeon R9 Fury X GPU(與聯(lián)電合作)NVIDIA Tesla P100 GPU(與臺積電合作)/ q+ q6 w2 c5 a( j( h9 g0 k
[/ol]
' H% M6 b+ J. u圖9顯示了AMD使用2.5D集成的Radeon R9 Fury X GPU:0 o \0 K$ j. L
0 @6 V! ]' i n* h: @ I% O
s4pmh1havrk64024526119.png (733.63 KB, 下載次數(shù): 0)
下載附件
保存到相冊
s4pmh1havrk64024526119.png
2024-9-20 01:32 上傳
0 k0 ]3 I/ B* S7 ^- L: V
圖9. 顯示使用2.5D集成的AMD Radeon R9 Fury X GPU封裝的俯視圖
3 n8 I! J: h- h4 Z/ a( K
% W# ]& l; W) [6 E9 }未來展望
- `0 ^! y7 g4 z! J" ~* x; _2.5D集成預(yù)計將在高性能計算應(yīng)用中發(fā)揮越來越重要的作用。值得關(guān)注的關(guān)鍵趨勢包括:在FPGA和GPU之外的更多主流產(chǎn)品中采用增加基于Chiplet的設(shè)計使用集成光電子和射頻組件先進的封裝感知芯片設(shè)計技術(shù)改進的熱管理解決方案# s+ q+ G2 I! o7 l7 C# I4 I
[/ol]& z0 b7 [9 b7 x! V$ Q
; x( x: E% y, B* ~/ f" U
結(jié)論$ ~; f- Q" Y, _
2.5D IC集成已成為高性能計算應(yīng)用的關(guān)鍵使能技術(shù)。通過允許在硅中介層上集成異質(zhì)芯片,2.5D集成為超越傳統(tǒng)2D集成限制的持續(xù)性能擴展提供了一條途徑。盡管在成本和熱管理方面仍存在挑戰(zhàn),但持續(xù)的發(fā)展正在擴大2.5D集成的能力和應(yīng)用。隨著半導(dǎo)體行業(yè)向更多異質(zhì)集成和基于Chiplet的設(shè)計邁進,2.5D集成將在下一代電子系統(tǒng)中發(fā)揮關(guān)鍵作用。
1 l4 [. q0 U* }# V: g/ H1 l$ s+ m; [7 j0 V/ I5 I, D
參考文獻(xiàn)
8 l' u, w0 x, I7 x g8 c[1] J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd.,2021.
1 |: X6 n2 k9 p9 x/ p8 i$ a: e9 ?6 Q0 R& y5 h8 _6 y. [
8 ?6 q9 ?; K- P% p6 ?- _, L9 H- END -! J" @+ b6 l$ ], U
4 N/ q3 p/ M9 E, O% R% O% l, H- r軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。
9 i) D0 J7 A+ w3 V1 }1 r/ N2 h點擊左下角"閱讀原文"馬上申請: k$ Y0 F$ z) D% p1 Y& y& i
' `* j/ Z6 ~0 ^# S( c6 K" w% m
歡迎轉(zhuǎn)載. E8 b$ @' n5 L; h+ G
4 t9 d2 L, v5 {) R8 G* \, J- N
轉(zhuǎn)載請注明出處,請勿修改內(nèi)容和刪除作者信息!
9 t8 K; `) t& W9 S/ \$ }2 d) K
8 e7 f1 }; `6 @2 s5 ^* t* f+ |
+ k9 ^# \( p1 f) `; `& E9 }+ Y0 n% r% C, ]/ Q9 v
qfmtnno1d5o64024526219.gif (16.04 KB, 下載次數(shù): 0)
下載附件
保存到相冊
qfmtnno1d5o64024526219.gif
2024-9-20 01:32 上傳
e/ z q6 ^/ j* k+ s P: D2 s. u0 V6 {; X5 Y. w
關(guān)注我們# S1 A* |) y4 B6 O
" @# X. D& u: z9 a5 P8 O; o: Z* j( c8 W7 J! l- y) D! w) I
vn2jdidfwdr64024526319.png (31.33 KB, 下載次數(shù): 0)
下載附件
保存到相冊
vn2jdidfwdr64024526319.png
2024-9-20 01:32 上傳
8 S3 ^& z5 l7 j, O! t$ U |
4 n% e- N' n4 X1 L8 k0 k" E8 G
mhsyzujthox64024526419.png (82.79 KB, 下載次數(shù): 0)
下載附件
保存到相冊
mhsyzujthox64024526419.png
2024-9-20 01:32 上傳
2 d5 C, {- f/ C8 L$ J
|
( Z9 m% j6 J3 x: M( w
lmmsgxbugzo64024526519.png (21.52 KB, 下載次數(shù): 0)
下載附件
保存到相冊
lmmsgxbugzo64024526519.png
2024-9-20 01:32 上傳
# e4 O6 y; [# F2 ^ |
/ j5 ?2 L7 I, N: S/ d0 P5 b- R4 Z% Q6 w: X; W% W* P
, u) V+ ^' b! h% B" [% p; A2 ~5 M/ b1 m- V, R8 m
2 q! C2 A2 z( P: }" m( Z
# m) ^' g4 p! T5 |8 ^2 b1 M2 r3 b8 g+ ?% u) ]& U; i
關(guān)于我們:, \2 r7 i. s# `/ }1 Q2 F3 }
深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計自動化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件,提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。
: v- g! |3 m+ F# h, @, ~( G
; I2 ~& t! d! d* S. C" V' i! k2 d7 whttp://www.latitudeda.com/
- x; s. F- i, G* P4 p9 O(點擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容) |
|