|
引言! o% u* y2 o) r' q0 x
扇出型晶圓級(jí)封裝(FOWLP)是近年來(lái)備受關(guān)注的先進(jìn)封裝技術(shù),能夠?qū)崿F(xiàn)多芯片和組件的異構(gòu)集成。本文將概述FOWLP技術(shù)、關(guān)鍵工藝步驟、優(yōu)勢(shì)、挑戰(zhàn)和新興趨勢(shì)[1]。" o% _! b5 ~" L
! j' c9 D/ j o$ v) b# SFOWLP簡(jiǎn)介! x4 a1 L1 a3 t: R
FOWLP在傳統(tǒng)晶圓級(jí)芯片尺寸封裝(WLCSP)的基礎(chǔ)上,允許重布線層(RDL)延伸至芯片邊緣之外。這種"扇出"的RDL提供了幾個(gè)主要優(yōu)勢(shì):提高I/O密度和布線靈活性改善熱性能和電氣性能能夠集成多個(gè)芯片和無(wú)源元件減小封裝厚度( `. y& k% W( |- V2 {2 u5 A8 T
[/ol]* l5 H2 C: |# U
圖1展示了FOWLP封裝的基本結(jié)構(gòu)。
6 W1 m) ?8 x$ O2 w
" O# u$ C$ M6 f: Z5 |
5dcv0ecfotu64034870145.png (515.12 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
5dcv0ecfotu64034870145.png
2024-9-22 01:16 上傳
' W% t- ^3 N" Z% P1 `圖1:扇出型晶圓級(jí)封裝的基本結(jié)構(gòu)示意圖,顯示RDL延伸至芯片邊緣之外。/ E5 f0 q% o3 l$ d. B
( i3 D2 t7 C( @0 S
1 m" z, o4 V6 d; l
關(guān)鍵工藝步驟) E/ {3 w+ V5 G% ] b
FOWLP的主要工藝步驟包括:晶圓切割:將制造好的晶圓切割成單個(gè)已知良好芯片(KGD)。芯片放置:將KGD以特定間距拾取并放置在臨時(shí)載體晶圓上,以實(shí)現(xiàn)扇出。模塑:注入環(huán)氧模塑料(emc)填充芯片之間的空隙,形成重構(gòu)晶圓。載體移除:去除臨時(shí)載體,露出芯片的有源面。RDL形成:沉積和圖案化多層介電質(zhì)和金屬,形成RDL。球焊:放置焊球以實(shí)現(xiàn)二級(jí)互連。切割:將重構(gòu)晶圓切割成單個(gè)封裝。( | @% ?& U I. `+ M+ C2 [: `+ a
[/ol]
" M. H! e7 d. t3 b圖2說(shuō)明了這些關(guān)鍵工藝步驟。
2 J- b r6 ~& C3 O5 c) Q
, \" a7 P# i) c6 ~# z* j) l
21upuvr434564034870246.png (190.91 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
21upuvr434564034870246.png
2024-9-22 01:16 上傳
0 _& A, `* f" L- s' m* v圖2:芯片優(yōu)先、芯片面朝下FOWLP工藝流程,展示從晶圓切割到最終封裝切割的關(guān)鍵步驟。$ H/ n6 x, ^) d% k' J3 ^- e9 K7 c
' u2 c. s! g5 Q. T! v+ K
芯片優(yōu)先與芯片后置方法
& t+ O: {$ y7 qFOWLP有兩種主要方法:$ t- Z* _+ Q$ R5 T
( C/ @& D% y; N O% f% Q2 J. r
1. 芯片優(yōu)先:在形成RDL之前將芯片嵌入模塑料中。可進(jìn)一步分為:* | z. Z- U! A8 c) Z# r! U4 h5 Y
芯片面朝下芯片面朝上$ ^) y( `# Y* Q4 Z5 ^9 t
+ F# M/ y0 Q, J3 Z
2. 芯片后置(RDL優(yōu)先):在芯片附著之前在載體上形成RDL。$ v) X( b- k7 r) d# E
' @+ |0 E$ N' }$ r# F" t
每種方法都有各自的優(yōu)勢(shì)和挑戰(zhàn)。芯片優(yōu)先方法更適用于低I/O數(shù)量的應(yīng)用,而芯片后置方法更適合非常高密度的RDL。6 ~9 ^/ T8 L- P/ S* w
7 l& C6 g& q4 j* s! C1 o3 d2 \RDL形成3 b' z- ?0 {8 o% t# ] T1 Q. e
RDL是FOWLP的關(guān)鍵元素,提供扇出互連。RDL形成的主要考慮因素包括:
* I: y! v) P! ^8 _9 v# E- \$ E2 ?+ w" d5 V介電材料選擇(如聚酰亞胺、ABF)金屬沉積和圖案化技術(shù)通孔形成線寬/間距能力
/ P+ W6 ]& i7 W& J2 |2 J" u" A5 c+ ~" i: c i
圖3顯示了典型多層RDL結(jié)構(gòu)的橫截面。
% I V- j7 Z9 d2 v# ]; g1 k/ R6 i
% M2 O4 m% s# `! ]3 l- | k; ]- m
snrkt4lduda64034870346.png (740.96 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
snrkt4lduda64034870346.png
2024-9-22 01:16 上傳
7 O3 B. A% R! q% Y7 R2 z6 p: X圖3:FOWLP中多層RDL結(jié)構(gòu)的橫截面SEM圖像,可見(jiàn)銅跡線和通孔。( s9 E% {$ Y( n/ U$ p
+ j8 P- r0 B# B# ~* r) L( _板級(jí)封裝3 h0 L4 ]# Q6 b1 m
為提高制造效率,正在向更大尺寸的板級(jí)扇出封裝發(fā)展。這允許同時(shí)生產(chǎn)更多封裝。
k1 s# J* ?' }3 k: |9 z( H+ ?' [( G7 c+ N+ w- @$ G
圖4顯示了用于扇出封裝的大型板的示例。$ M) Y( \" N6 Z+ S7 }
/ g6 E3 l9 v4 ?
eq1gnsay3rc64034870446.png (283.64 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
eq1gnsay3rc64034870446.png
2024-9-22 01:16 上傳
9 i- f0 M. I" i' S
圖4:用作板級(jí)扇出封裝臨時(shí)載體的大型玻璃板(515mm x 510mm),可提高生產(chǎn)效率。" V ?6 L$ L) p6 c" t- R2 Y& F
$ W- L; k. S( J. u2 v5 T- o4 C% V' z+ m異構(gòu)集成! E8 x! i# j- A0 M4 Y
FOWLP的一個(gè)主要優(yōu)勢(shì)是能夠?qū)⒍鄠(gè)芯片和組件集成到單個(gè)封裝中。這種異構(gòu)集成能力實(shí)現(xiàn)了:
8 m+ n Y. {+ z0 s2 \尺寸縮小性能提升成本優(yōu)化定制解決方案
# C, K% _* J3 g
9 g+ I b, v+ F% C+ I6 r ^* L, w3 {7 e3 l圖5說(shuō)明了使用FOWLP進(jìn)行異構(gòu)集成的示例。
1 M. `* c8 u8 P( H! P0 R2 X) A7 l1 q( p5 W' f) \- e5 H5 m; D
zvmwezf3isv64034870546.png (469.51 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
zvmwezf3isv64034870546.png
2024-9-22 01:16 上傳
* B, K2 _, P8 I# f9 @/ R: ?5 ]
圖5:在扇出基板上集成多個(gè)芯片的異構(gòu)集成,展示了在單個(gè)封裝中組合不同組件的能力。3 G3 A! B `, s4 P
( _: r% A5 ~+ p }) ]# H7 n
混合基板* j; U7 O* B! G. }) w# p6 F h* x
對(duì)于非常高密度的應(yīng)用,正在開發(fā)將有機(jī)中間層與建立基板相結(jié)合的混合基板。這種方法提供:
" R, t0 n8 N7 r' H0 u3 K5 \超細(xì)線/間距RDL改善電氣性能芯片I/O間距與PCB間距之間的橋接, L/ I* Y6 }' F' G7 w" V
- z5 ?# K! a X6 X& r
圖6顯示了混合基板的結(jié)構(gòu)。& o: k6 B0 [3 i! ]
; d5 C: I3 k. g; }; b" [
whstxhdkfuh64034870646.png (413.32 KB, 下載次數(shù): 2)
下載附件
保存到相冊(cè)
whstxhdkfuh64034870646.png
2024-9-22 01:16 上傳
5 d( H6 V5 B; p; b, Q" U; b圖6:混合基板結(jié)構(gòu),結(jié)合了具有細(xì)間距RDL的有機(jī)中間層和建立封裝基板,用于高密度異構(gòu)集成。8 x& ~. {% f+ Y$ g; ^6 I
& o, w" w5 a5 |) _# R主要挑戰(zhàn)6 V( p" k- J5 ?" a
FOWLP技術(shù)面臨的一些主要挑戰(zhàn)包括:% u8 B5 x9 D1 B, D7 {
1. 翹曲控制:材料之間的CTE不匹配可能導(dǎo)致翹曲問(wèn)題。
) X( w% ^ m4 z# b9 @2. 細(xì)間距RDL形成:實(shí)現(xiàn)超細(xì)線/間距具有挑戰(zhàn)性,特別是在大尺寸板上。* g( Z, N% W- e6 t q
3. 已知良好芯片(KGD)的可用性:獲得KGD對(duì)維持良率非常重要。
2 f! M- k, c8 Q0 e. J4. 熱管理:對(duì)于高功率應(yīng)用,散熱可能成為問(wèn)題。* b0 K4 f6 d6 L/ V9 l* |
5. 可靠性:確保在各種使用條件下的長(zhǎng)期可靠性。, d1 p; O: s1 s# Z' X
p! v$ ?. V3 A# b可靠性測(cè)試& c) x! i& S* b5 Z+ C/ w" c
對(duì)FOWLP封裝進(jìn)行嚴(yán)格的可靠性測(cè)試必不可少。常見(jiàn)的測(cè)試包括:3 L; w" P8 `1 @6 \6 h8 i a
熱循環(huán):評(píng)估焊點(diǎn)可靠性跌落測(cè)試:適用于移動(dòng)應(yīng)用濕敏度:評(píng)估封裝穩(wěn)健性
' |2 G: r: v* H# P9 w T6 B2 o2 a$ Y7 Y/ ?# O
圖7顯示了熱循環(huán)測(cè)試結(jié)果的示例。
s X9 g/ i8 |0 p7 v3 Z1 Q' S2 V& {: W% t; n9 [2 s) L
l1skykrotc264034870746.png (82.24 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
l1skykrotc264034870746.png
2024-9-22 01:16 上傳
" {, I# u: a7 Y0 g2 h圖7:扇出封裝在熱循環(huán)條件下焊點(diǎn)可靠性的韋伯圖。
Y3 q( O! ^, p! ~
5 N4 A1 D6 L/ {仿真和建模
: O" V) D z; F/ u$ x$ j# V( x有限元分析(FEA)廣泛用于模擬和優(yōu)化FOWLP設(shè)計(jì)。重點(diǎn)關(guān)注的領(lǐng)域包括:
( h. @. i; B; h: q% r& V翹曲預(yù)測(cè)應(yīng)力分析熱管理電氣性能; }/ s9 _& P2 O0 a7 ^0 \7 i, Y# m
0 D" M, I1 b: T, S) j% \, ~; T
圖8展示了用于熱-機(jī)械仿真的FEA模型。0 m9 B F6 v/ h& J5 I8 b! B
! y5 i( c; V# U. z, }9 F
g5q3tdijm5n64034870847.png (522.43 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
g5q3tdijm5n64034870847.png
2024-9-22 01:16 上傳
# u4 T# G& g+ M a3 t/ n4 C7 S i+ U
圖8:用于熱-機(jī)械仿真的異構(gòu)集成封裝有限元模型,用于預(yù)測(cè)關(guān)鍵區(qū)域的應(yīng)力和應(yīng)變。+ p1 U7 h" k1 d% E0 Y
, X8 W& T G% b# {/ [
新興趨勢(shì) _* H* T' o( L: C9 E, c
FOWLP技術(shù)的新興趨勢(shì)包括:3 R# l9 z5 s, ?1 v* H
1. 板級(jí)封裝:轉(zhuǎn)向更大尺寸的板以提高效率。
$ w( s6 U7 s% w0 }% h- k; v1 e2. Chiplet集成:在封裝中組合多個(gè)較小的芯片或"chiplet"。5 X) \7 j( j7 n
3. 2.5D/3D集成:垂直堆疊芯片以增加密度。) p1 ^) m1 U9 f. f3 y, ^6 x
4. 嵌入式組件:在封裝內(nèi)集成無(wú)源和有源組件。
7 V) L, X4 l7 K- v2 f2 _- X5. 先進(jìn)材料:開發(fā)新的模塑料、介電質(zhì)和導(dǎo)電材料。+ L% L$ t2 }& f0 n& u- d7 _* o
% U+ |6 P; L2 x# N* A
應(yīng)用
2 @, U/ C2 e1 o" n7 U8 I) C; ZFOWLP在廣泛的應(yīng)用領(lǐng)域中得到使用,包括:1 [2 L5 w9 W% M; }* u. C$ B
移動(dòng)設(shè)備汽車電子物聯(lián)網(wǎng)(IoT)設(shè)備人工智能(AI)加速器高性能計(jì)算
# `8 M8 C) X; ?/ X8 q. H f. }0 @% g) q! P5 s4 A
異構(gòu)集成能力使FOWLP特別適合系統(tǒng)級(jí)封裝(SiP)解決方案。5 L5 q9 N+ L5 e7 m3 [4 g1 A: [
) ^ q' f5 S+ X0 e
結(jié)論
- y& g7 ]# F0 n+ G; `* y- `扇出型晶圓級(jí)封裝已成為實(shí)現(xiàn)異構(gòu)集成和先進(jìn)電子系統(tǒng)的關(guān)鍵技術(shù)。高密度互連、性能改善和緊湊形態(tài)因素的能力使其非常適合下一代應(yīng)用。雖然仍面臨挑戰(zhàn),但材料、工藝和設(shè)計(jì)工具的持續(xù)發(fā)展正在擴(kuò)展FOWLP技術(shù)的能力。
5 q4 _- \% S5 i, g, E% T) z1 X w/ k& J$ S* v$ T, \6 y( r" b5 g
隨著電子行業(yè)不斷要求在更小的形態(tài)因素中實(shí)現(xiàn)更高水平的集成和性能,F(xiàn)OWLP有望在滿足這些需求方面發(fā)揮越來(lái)越重要的作用。向板級(jí)封裝的趨勢(shì)和混合基板的開發(fā)正在為超高密度集成開辟新的可能性。 S: h2 w2 C3 U9 \" C, j: o
0 f/ _9 A! W7 z$ L" d+ Q. X, x研究人員和制造商不斷推動(dòng)FOWLP的可能性邊界,改進(jìn)線/間距能力,增加板尺寸,開發(fā)新的架構(gòu)。隨著技術(shù)的成熟,我們可以期待看到FOWLP在廣泛的應(yīng)用領(lǐng)域中實(shí)現(xiàn)更先進(jìn)的異構(gòu)集成解決方案。/ }, L5 k* X3 J0 C$ L; _ t
! B" r4 k$ A5 X" q. z O2 @7 m# S& B& n3 o
參考文獻(xiàn)
1 f' [ t4 p' g- r; @- b[1] J. H. Lau, "Fan-Out Technology," in Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology. Singapore: Springer Nature Singapore Pte Ltd., 2024, ch. 4, pp. 233-419.
/ a" {1 K+ P6 f8 n
/ q1 v: W; u. r1 R, m- END -- T2 o' a5 k1 J$ k. I
S# M3 N. f7 ~ {) C
軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。: Z# b7 {( r" I0 E! q
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng), `, D% g: f9 x' }8 B! h; O
! @ q8 I! g Q+ W3 E歡迎轉(zhuǎn)載
4 v" _* k9 g* q
' t/ U E! i. g: b; h) `轉(zhuǎn)載請(qǐng)注明出處,請(qǐng)勿修改內(nèi)容和刪除作者信息!0 F/ C; A3 a: C
` K# m4 s! i/ S* `3 K& T9 Z
' ^2 r# U$ H+ ?# D, L4 \& A7 c- Y
, K" T+ ^7 Y8 Z* N# ]' v$ k' n
2q2vfjbvd5i64034870947.gif (16.04 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
2q2vfjbvd5i64034870947.gif
2024-9-22 01:16 上傳
' {5 J# W) k$ |% m9 U6 c% D
4 {& _( S( ^7 W' _8 L關(guān)注我們! ]. T) z( f- P, N( v$ d
1 j H3 O5 [& X" v: C/ l; H; F, {( J3 B0 s3 k
gyerunqrj2r64034871047.png (31.33 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
gyerunqrj2r64034871047.png
2024-9-22 01:16 上傳
% b2 B! ~, q* o1 y- m/ e& ^ | ( J" m, _/ V/ W0 g
ponthwmjnli64034871147.png (82.79 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
ponthwmjnli64034871147.png
2024-9-22 01:16 上傳
1 c6 o' z. M$ i& t# |& s, O$ _' A
|
1 i: l; ~4 n! ]9 g6 C5 w
xk2grk4klbj64034871247.png (21.52 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
xk2grk4klbj64034871247.png
2024-9-22 01:16 上傳
. B$ e% E9 ~ `
| 3 s/ w; \. [; p3 U
1 j. O) g4 x, G$ l+ _
4 I7 C) i& ?+ ^: Y
/ ]/ g* k% H% i/ W" j+ B
關(guān)于我們:
6 G* G" m4 f5 P& e深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。" W: m' r! f T1 Z5 O& I+ E
. F) @9 o/ @8 D( n: e; h6 qhttp://www.latitudeda.com/% H; o& }: Z# a) s
(點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容) |
|