扇出型晶圓/面板級封裝技術(shù)概述

逍遙設(shè)計自動化

引言
扇出型晶圓/面板級封裝（FOW/PLP）是先進的封裝技術(shù)，與傳統(tǒng)封裝方法相比，能夠?qū)崿F(xiàn)更高的I/O密度和更好的電性能。本文概述FOW/PLP技術(shù)，包括關(guān)鍵工藝步驟、應(yīng)用和可靠性考慮因素。

扇出型封裝簡介
扇出型封裝與扇入型晶圓級芯片尺寸封裝（WLCSPs）的不同之處在于它需要在加工過程中使用臨時載體。這允許重布線層（RDLs）延伸到原始芯片邊界之外，從而實現(xiàn)更高的I/O數(shù)量。
7 {  g, D$ U0 ]4 E6 A7 c- H
如圖1所示，扇出型封裝的步驟包括：

將已知良好芯片（KGDs）拾取并放置在臨時載體上

用模塑料封裝芯片

在封裝芯片上制作重布線層

貼裝焊球

移除臨時載體并將個別封裝切割分離
1 k& T+ M  d9 ?/ L[/ol]
) F0 Z- @% F4 V* o9 e. p7 B
2 q  o1 ~  Z3 Y
圖1
- h% r2 E6 n2 ?  Z
扇出型封裝的主要優(yōu)勢包括：
0 [4 U, X, L. E! ]

更高的I/O密度

改善的電性能

更薄的封裝厚度

異質(zhì)集成多個芯片的能力
& ]7 K4 P; _, N9 j- D% ?* ?
扇出型晶圓級封裝工藝流程
典型的扇出型晶圓級封裝（FOWLP）工藝流程包括以下關(guān)鍵步驟：

晶圓準備和切割

芯片貼裝到臨時載體

模塑/封裝

載體移除

重布線層制作

焊球貼裝和切割分離

圖2提供了芯片優(yōu)先、正面朝下FOWLP方法的這些工藝步驟的視覺概覽：
& t+ d8 T3 \# m2 P- e: P2 A

圖2
2 R, c" n: B1 s
5 w* M+ w# D# u9 H  K% wFOWLP加工中的關(guān)鍵考慮因素包括：
' G$ F  K; r" F# r8 l

臨時載體選擇（玻璃、硅、金屬）

模塑料性質(zhì)

重布線層制作（線寬/間距、通孔形成）

模塑過程中的芯片位移

翹曲控制
$ ^7 g8 D: U1 l" H" e- v  L& B
+ R6 u  Q4 S$ n扇出型面板級封裝
! Z; v4 A9 g; N9 H為了進一步提高產(chǎn)量并降低成本，扇出型加工可以擴展到大型矩形面板而不是圓形晶圓。這被稱為扇出型面板級封裝（FOPLP）。
$ X+ d& E3 w. ?9 C6 G
圖3展示了508 x 508 mm面板的例子，其中包含1512個扇出型封裝：
' Q: b1 r# T% A
! \2 P# W' `2 x$ S# K' B1 L
* V0 o$ r6 g' ^; e7 ~1 a圖3

# ^' i/ Y; ?8 ?FOPLP的主要優(yōu)勢包括：
2 b1 B+ W+ q" @) u; C

更高的產(chǎn)量

更低的每個封裝成本

利用PCB/顯示器制造基礎(chǔ)設(shè)施

9 r+ O7 J0 {: f然而，像翹曲控制和維持大面板上的均勻性等挑戰(zhàn)必須得到解決。
$ ^% \0 v; ?: [, A2 v
重布線層制作
( w/ d. J8 n  U. Q  H5 U扇出型封裝的一個關(guān)鍵方面是細間距重布線層（RDLs）的制作。這通常涉及：

介電層沉積/圖案化

種子層沉積

光刻膠圖案化

銅電鍍

種子層去除
[/ol]
! J# e; }7 M- b" ?圖4顯示了扇出型封裝中10 μm線寬/間距RDLs的掃描電鏡圖像：
4 l- R6 j' m  [$ j9 K  K
' H4 l& I9 D  Y/ }! n+ y" n
; Z" I9 j5 ]  H圖4
先進的扇出型封裝可能包含多個RDL層，線寬/間距尺寸可達到2/2 μm。
3 n) Z5 Q/ z& O) g( c' z. i& s. P
芯片后置與芯片優(yōu)先方法
扇出型封裝可以使用芯片優(yōu)先或芯片后置（RDL優(yōu)先）方法實現(xiàn)：
1.芯片優(yōu)先：
8 y  O0 M8 }5 l( `1 [7 l

在RDL制作之前將芯片貼裝到載體上

成本更低，產(chǎn)量更高

更容易發(fā)生芯片位移
) g, U+ b; [! d
2.芯片后置：
7 I4 i2 U% v2 h3 f) v3 T

在芯片貼裝之前在載體上制作RDLs

更好的尺寸控制

成本更高，工藝步驟更多

圖5展示了RDL優(yōu)先FOWLP方法的工藝流程：
$ {; r1 [+ m5 A# H8 r$ c7 i

' b( R- l1 s, H$ K9 Z- C9 v圖5
, n. r; `$ g. K1 [# U
芯片優(yōu)先和芯片后置之間的選擇取決于成本、尺寸控制要求和芯片尺寸/間距等因素。
! Y/ @/ H2 {3 X; k2 ]
異質(zhì)集成
- X+ n& K* h2 d# Z. I8 C, B9 W扇出型封裝的一個主要優(yōu)勢是能夠在單個封裝中集成多種類型的芯片。這使得以下組件的異質(zhì)集成成為可能：

邏輯 + 存儲器

模擬 + 數(shù)字

處理器 + 傳感器
5 X/ S) z/ |0 i) L0 E$ X% Z! M
圖6展示了一個集成多種芯片尺寸的異質(zhì)扇出型封裝示例：


圖6
7 @" `- B% c. U' Q4 H4 ^
在異質(zhì)扇出型設(shè)計中，必須仔細考慮芯片放置、RDL布線和熱管理。
7 [) B! ]2 B) L# N
3 u* K( ^5 ?4 x8 F0 I9 r可靠性考慮
% a7 K3 e3 |  h7 Y扇出型封裝的主要可靠性問題包括：
! B7 p. m. ]9 w2 w

模塑過程中的芯片位移

翹曲

RDL裂紋/剝離

焊點疲勞

濕敏度

可靠性測試通常包括：
. b( F& h8 k; ?1 h6 N( B

溫度循環(huán)

跌落/沖擊測試

濕敏等級（MSL）測試

圖7展示了溫度循環(huán)后扇出型封裝中的焊點裂紋示例：
5 k' v1 \& B9 c1 m8 s0 |
, ^! H: ?* ]7 k6 U( Y! J, n
- Q! c. r$ b2 _0 Z6 |圖7

有限元建模通常用于分析應(yīng)力和預(yù)測可靠性，如圖8所示：


圖8

新興應(yīng)用：Mini-LED顯示器
. W' b& D: U& f2 }* b扇出型封裝的一個新興應(yīng)用是在mini-LED顯示器中。扇出型封裝允許超細間距集成mini-LED陣列。

圖9展示了使用扇出型技術(shù)封裝的mini-LED陣列示例：

  t  x9 ?3 X6 [% e- \
, N, w4 R& }9 l, k% \圖9
/ u2 H6 v$ _* T! V
" k3 m( R$ s1 x; B- g! Jmini-LED封裝的主要優(yōu)勢包括：

超細間距能力（

改善的熱性能

更低的封裝厚度

圖10展示了集成在扇出型封裝中并安裝在PCB上的mini-LEDs的橫截面：

8 |) E; H1 g1 ?5 ?1 y
圖10
* [' O5 ^% C$ r" x& [
總結(jié)
, [+ S; g- t9 s; @0 Q扇出型晶圓/面板級封裝與傳統(tǒng)封裝相比，能夠?qū)崿F(xiàn)更高的I/O密度、改善的性能和異質(zhì)集成。主要方面包括：
3 H9 x" m5 b: m9 ^8 D, }

使用臨時載體

RDL制作

芯片優(yōu)先與芯片后置方法

擴展到面板級以提高產(chǎn)量

可靠性考慮
' D, ?1 S- d. Z% J4 t
$ M/ I8 L' ]$ i0 i3 J3 k像mini-LED顯示器這樣的新興應(yīng)用展示了扇出型封裝對下一代電子產(chǎn)品的優(yōu)勢。隨著傳統(tǒng)封裝的縮放達到極限，預(yù)計扇出型技術(shù)將在先進電子系統(tǒng)中發(fā)揮越來越重要的作用。
; k! j6 g- L  N2 p( |8 l) p) M
參考文獻
/ `  z4 ]& T. g% \+ n1 X[1] J. H. Lau, "Fan-Out Wafer/Panel-Level Packaging," in Semiconductor Advanced Packaging. Singapore: Springer Nature Singapore Pte Ltd., 2021, ch. 4, pp. 147-228.

- END -
/ W7 P. x$ E& h' X% G2 ?5 j/ H
軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
( E) G% u  O; s; I  G點擊左下角"閱讀原文"馬上申請
1 I4 J; j4 H8 j
歡迎轉(zhuǎn)載

. R3 e8 Z' m1 Q2 G  l8 ^( ?轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！

, K5 J( u9 D1 m- A; G; R0 i


; d- P/ @$ `" N0 }1 A4 s
0 L5 M8 V6 `6 F關(guān)注我們
" z, W, p& v" Q, E) A# j3 M; T6 g5 j

5 H/ h; F1 Z# Q9 L. s

. J' x  G' D) q8 c

9 K9 v0 N5 P2 ~9 |

                     

2 [  ~# _) s9 l: V
! d1 ^2 S6 ~4 E+ k  ^
% V/ e, l: C/ r1 Y* G4 Y關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

% D$ Z# ^! n* shttp://www.latitudeda.com/
+ ?  B. H6 [6 v4 r' S（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）