扇出型晶圓/面板級(jí)封裝技術(shù)概述

逍遙設(shè)計(jì)自動(dòng)化

引言
0 F+ o( j. A) ]( d扇出型晶圓/面板級(jí)封裝（FOW/PLP）是先進(jìn)的封裝技術(shù)，與傳統(tǒng)封裝方法相比，能夠?qū)崿F(xiàn)更高的I/O密度和更好的電性能。本文概述FOW/PLP技術(shù)，包括關(guān)鍵工藝步驟、應(yīng)用和可靠性考慮因素。
1 t0 P9 n. B  v$ |" X& T' q
扇出型封裝簡介
扇出型封裝與扇入型晶圓級(jí)芯片尺寸封裝（WLCSPs）的不同之處在于它需要在加工過程中使用臨時(shí)載體。這允許重布線層（RDLs）延伸到原始芯片邊界之外，從而實(shí)現(xiàn)更高的I/O數(shù)量。

如圖1所示，扇出型封裝的步驟包括：

將已知良好芯片（KGDs）拾取并放置在臨時(shí)載體上

用模塑料封裝芯片

在封裝芯片上制作重布線層

貼裝焊球

移除臨時(shí)載體并將個(gè)別封裝切割分離
& ^" c8 ]7 @" S. @[/ol]
+ m! F% g! w3 z3 m8 o+ a/ n
9 s4 V3 o5 e. I* j# j
圖1

扇出型封裝的主要優(yōu)勢(shì)包括：

更高的I/O密度

改善的電性能

更薄的封裝厚度

異質(zhì)集成多個(gè)芯片的能力
7 w$ M" Q% Q+ Z0 @2 g! }# \" h5 v
扇出型晶圓級(jí)封裝工藝流程
( Z  \8 w/ M* a% x+ ^  G2 O# V典型的扇出型晶圓級(jí)封裝（FOWLP）工藝流程包括以下關(guān)鍵步驟：
# c7 ^+ ?# @: k9 T, K9 K$ B% F1 H

晶圓準(zhǔn)備和切割

芯片貼裝到臨時(shí)載體

模塑/封裝

載體移除

重布線層制作

焊球貼裝和切割分離

圖2提供了芯片優(yōu)先、正面朝下FOWLP方法的這些工藝步驟的視覺概覽：

/ p0 P7 |# ]. L6 r/ n
圖2
7 n- {! S8 T5 E& C
FOWLP加工中的關(guān)鍵考慮因素包括：
( D4 A" Q$ P, O

臨時(shí)載體選擇（玻璃、硅、金屬）

模塑料性質(zhì)

重布線層制作（線寬/間距、通孔形成）

模塑過程中的芯片位移

翹曲控制

. _' N2 C2 L9 z" Q7 x9 P, P: b扇出型面板級(jí)封裝
6 T  x' w5 R& ?+ R' r" w為了進(jìn)一步提高產(chǎn)量并降低成本，扇出型加工可以擴(kuò)展到大型矩形面板而不是圓形晶圓。這被稱為扇出型面板級(jí)封裝（FOPLP）。

8 \( R" ?% q$ X5 A, i; d5 D/ ]$ P圖3展示了508 x 508 mm面板的例子，其中包含1512個(gè)扇出型封裝：


圖3
0 c- `$ ], y; p' k% a1 W
! |) ]8 y8 G% V. VFOPLP的主要優(yōu)勢(shì)包括：
1 p4 R- m# Z% W# ^0 T, ]

更高的產(chǎn)量

更低的每個(gè)封裝成本

利用PCB/顯示器制造基礎(chǔ)設(shè)施

. E7 G7 T* H5 [# P/ l& T% W, a然而，像翹曲控制和維持大面板上的均勻性等挑戰(zhàn)必須得到解決。
5 q' u& {% m4 T8 g
  b0 ]% ]+ K7 T8 C重布線層制作
$ _6 u* {: M- j. \& [9 k/ l扇出型封裝的一個(gè)關(guān)鍵方面是細(xì)間距重布線層（RDLs）的制作。這通常涉及：

介電層沉積/圖案化

種子層沉積

光刻膠圖案化

銅電鍍

種子層去除
) D  v1 d0 _5 j! |6 T[/ol]
9 W# t$ V7 R3 `  ^! K+ [圖4顯示了扇出型封裝中10 μm線寬/間距RDLs的掃描電鏡圖像：


圖4
. ]8 A$ E1 R: J8 G; J9 a1 z先進(jìn)的扇出型封裝可能包含多個(gè)RDL層，線寬/間距尺寸可達(dá)到2/2 μm。
# K4 a  i1 j( I) M. u: K
0 X1 n+ |1 `: h4 }) G# G* U5 j芯片后置與芯片優(yōu)先方法
3 _3 V  I# @: \7 z扇出型封裝可以使用芯片優(yōu)先或芯片后置（RDL優(yōu)先）方法實(shí)現(xiàn)：
1.芯片優(yōu)先：
' E0 {2 A+ _# ~2 x

在RDL制作之前將芯片貼裝到載體上

成本更低，產(chǎn)量更高

更容易發(fā)生芯片位移
& l" y5 y5 J- [3 }& }( c
2 h9 D2 f& c3 z4 B' X$ p6 I) K  e2.芯片后置：
5 R% D- V5 s; d6 S; j

在芯片貼裝之前在載體上制作RDLs

更好的尺寸控制

成本更高，工藝步驟更多
8 ^  u6 N7 n1 y
4 ]! J: M% [6 U  E* r' g7 K& G- X圖5展示了RDL優(yōu)先FOWLP方法的工藝流程：

4 a+ M* S; |$ @6 i) `
圖5
' y1 s7 T) h2 P
芯片優(yōu)先和芯片后置之間的選擇取決于成本、尺寸控制要求和芯片尺寸/間距等因素。
" T" w4 H% Q3 T8 l
異質(zhì)集成
扇出型封裝的一個(gè)主要優(yōu)勢(shì)是能夠在單個(gè)封裝中集成多種類型的芯片。這使得以下組件的異質(zhì)集成成為可能：
% M  E3 e' b2 b

邏輯 + 存儲(chǔ)器

模擬 + 數(shù)字

處理器 + 傳感器

% l7 I+ A# m1 z. \9 {' {9 X& U5 o. f圖6展示了一個(gè)集成多種芯片尺寸的異質(zhì)扇出型封裝示例：

, W/ i( }% f' o! H: o
& p, q- K% \0 `( |: a圖6

% [) d6 v7 l$ q在異質(zhì)扇出型設(shè)計(jì)中，必須仔細(xì)考慮芯片放置、RDL布線和熱管理。
+ s& u' ?% Z7 l6 M' P- m" T
% t) C  ~$ O- {% W5 `, T' E7 P$ o可靠性考慮
扇出型封裝的主要可靠性問題包括：

模塑過程中的芯片位移

翹曲

RDL裂紋/剝離

焊點(diǎn)疲勞

濕敏度

可靠性測(cè)試通常包括：

溫度循環(huán)

跌落/沖擊測(cè)試

濕敏等級(jí)（MSL）測(cè)試
" W0 P. i/ K' e6 ?& F$ C* v
圖7展示了溫度循環(huán)后扇出型封裝中的焊點(diǎn)裂紋示例：

/ T2 k- h: g/ H. a  D! M
' s. w/ |9 U# r0 G# x/ E圖7
5 v; l0 ]% B; |) ]' h
& i' E/ M  r% g有限元建模通常用于分析應(yīng)力和預(yù)測(cè)可靠性，如圖8所示：

7 N5 F: T4 h* M" X$ i6 q9 x" k. g
- r2 _% j+ R9 A圖8

9 B* s& y5 @7 [! T  o( o新興應(yīng)用：Mini-LED顯示器
扇出型封裝的一個(gè)新興應(yīng)用是在mini-LED顯示器中。扇出型封裝允許超細(xì)間距集成mini-LED陣列。

圖9展示了使用扇出型技術(shù)封裝的mini-LED陣列示例：

5 a: h2 z. U0 Z! o! v3 U
圖9
# ~& r* a) `0 Q8 Z; G% V$ ^" R
; Q" H9 o2 F. o' P0 P' t$ Jmini-LED封裝的主要優(yōu)勢(shì)包括：

超細(xì)間距能力（

改善的熱性能

更低的封裝厚度
8 Y! a5 E% ^! j- n% p  E/ n% w6 M
圖10展示了集成在扇出型封裝中并安裝在PCB上的mini-LEDs的橫截面：
2 o& \9 c8 k2 M4 w8 H

: R) |! _8 G$ a, {. R圖10

0 x  Y) D. R9 ~2 o; @1 r總結(jié)
扇出型晶圓/面板級(jí)封裝與傳統(tǒng)封裝相比，能夠?qū)崿F(xiàn)更高的I/O密度、改善的性能和異質(zhì)集成。主要方面包括：
! T+ B9 \  s/ s# r* [  P

使用臨時(shí)載體

RDL制作

芯片優(yōu)先與芯片后置方法

擴(kuò)展到面板級(jí)以提高產(chǎn)量

可靠性考慮

像mini-LED顯示器這樣的新興應(yīng)用展示了扇出型封裝對(duì)下一代電子產(chǎn)品的優(yōu)勢(shì)。隨著傳統(tǒng)封裝的縮放達(dá)到極限，預(yù)計(jì)扇出型技術(shù)將在先進(jìn)電子系統(tǒng)中發(fā)揮越來越重要的作用。

3 U' D, O+ ^6 g7 i參考文獻(xiàn)
[1] J. H. Lau, "Fan-Out Wafer/Panel-Level Packaging," in Semiconductor Advanced Packaging. Singapore: Springer Nature Singapore Pte Ltd., 2021, ch. 4, pp. 147-228.
5 l- x7 C3 M; \8 R2 U
# }- j5 o) n. A5 N( J5 r; u3 C* y8 _4 }' _- END -
; P! s* \6 I) K$ }4 ?* n; k2 B; R$ o0 }
) n+ \$ `% N6 u0 X" f軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)

, e8 B, X" V6 X歡迎轉(zhuǎn)載
2 c) X1 w* ^5 [. r$ W, q2 f2 P# m8 T, O
% w% k' x5 U6 A轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！

/ W! m7 a* e# o2 ?# K( W& m
6 x2 H9 I9 o# o" k* n9 y
' G; S) D! }0 _/ J9 K* Y
' A8 Y* k/ P; L4 k
關(guān)注我們
' K/ ~9 z* p( A7 e% x$ G$ O
0 u; |' ^  \3 `2 x5 n$ y: o

) G* ~- _- N% G9 A# F

                     

1 j- M  K! I8 }% `

* C6 {- E) M2 t" g4 y關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

8 C, h& A' D% \+ ?6 Lhttp://www.latitudeda.com/
1 X" E! `$ Q3 v, W& s（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）