電子產(chǎn)業(yè)一站式賦能平臺(tái)

PCB聯(lián)盟網(wǎng)

搜索
查看: 227|回復(fù): 0
收起左側(cè)

扇出型晶圓級(jí)封裝:實(shí)現(xiàn)異構(gòu)集成的關(guān)鍵技術(shù)

[復(fù)制鏈接]

437

主題

437

帖子

3131

積分

四級(jí)會(huì)員

Rank: 4

積分
3131
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2024-9-20 08:00:00 | 只看該作者 |只看大圖 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
引言* |) }! D; N+ m6 u- C5 |
扇出型晶圓級(jí)封裝(FOWLP)是近年來(lái)備受關(guān)注的先進(jìn)封裝技術(shù),能夠?qū)崿F(xiàn)多芯片和組件的異構(gòu)集成。本文將概述FOWLP技術(shù)、關(guān)鍵工藝步驟、優(yōu)勢(shì)、挑戰(zhàn)和新興趨勢(shì)[1]。
( Z3 W# ~1 [: g1 k7 U
3 X+ x+ Q; C8 kFOWLP簡(jiǎn)介
+ }% A; l9 x/ Q" a% `: ~FOWLP在傳統(tǒng)晶圓級(jí)芯片尺寸封裝(WLCSP)的基礎(chǔ)上,允許重布線(xiàn)層(RDL)延伸至芯片邊緣之外。這種"扇出"的RDL提供了幾個(gè)主要優(yōu)勢(shì):
  • 提高I/O密度和布線(xiàn)靈活性
  • 改善熱性能和電氣性能
  • 能夠集成多個(gè)芯片和無(wú)源元件
  • 減小封裝厚度
    6 t: O& |" L2 @' G! M: Y, ~$ v[/ol]
    7 N# Q+ X2 w- v- M" L圖1展示了FOWLP封裝的基本結(jié)構(gòu)。
    & T2 |( h6 V* P7 {+ |7 L
      b% S. k: S& a5 z1 y; Q ; S& q: O$ g+ t, D
    圖1:扇出型晶圓級(jí)封裝的基本結(jié)構(gòu)示意圖,顯示RDL延伸至芯片邊緣之外。7 {4 ?+ W) r' O' B: B

    " @  }& k6 r2 k* D: {  }$ K

    7 O9 k* {0 t# Y: O/ a) j關(guān)鍵工藝步驟: [9 o# p/ y# M/ [; k) \
    FOWLP的主要工藝步驟包括:
  • 晶圓切割:將制造好的晶圓切割成單個(gè)已知良好芯片(KGD)。
  • 芯片放置:將KGD以特定間距拾取并放置在臨時(shí)載體晶圓上,以實(shí)現(xiàn)扇出。
  • 模塑:注入環(huán)氧模塑料(emc)填充芯片之間的空隙,形成重構(gòu)晶圓。
  • 載體移除:去除臨時(shí)載體,露出芯片的有源面。
  • RDL形成:沉積和圖案化多層介電質(zhì)和金屬,形成RDL。
  • 球焊:放置焊球以實(shí)現(xiàn)二級(jí)互連。
  • 切割:將重構(gòu)晶圓切割成單個(gè)封裝。0 q8 a6 N/ S! B( D* e
    [/ol]; C5 i0 ^. t) q5 {
    圖2說(shuō)明了這些關(guān)鍵工藝步驟。
    ; F! J+ T9 M0 Z/ v3 h2 t* H
    6 t5 }3 Q- {# s' _2 x9 J8 X4 ~
    5 Y( N& S1 \# _# {圖2:芯片優(yōu)先、芯片面朝下FOWLP工藝流程,展示從晶圓切割到最終封裝切割的關(guān)鍵步驟。1 d" `, y" ^* O4 o$ Q4 l

    ! j" s% A/ c- V& C3 w8 @芯片優(yōu)先與芯片后置方法) r7 B) Q. I  S1 }& l
    FOWLP有兩種主要方法:8 g$ T' L9 C  `5 B" l

    * y4 Q- U7 \; i: I$ g1 O1. 芯片優(yōu)先:在形成RDL之前將芯片嵌入模塑料中?蛇M(jìn)一步分為:* c* B! v* L/ _4 n0 f* s7 m
  • 芯片面朝下
  • 芯片面朝上) f6 j- e" h$ {$ C
    3 L$ A+ |" ]& q4 X' A& A- h
    2. 芯片后置(RDL優(yōu)先):在芯片附著之前在載體上形成RDL。! a/ ~8 X7 K5 ]9 c; Y8 b
    3 I# c! w. z0 d- e- q* V" Z
    每種方法都有各自的優(yōu)勢(shì)和挑戰(zhàn)。芯片優(yōu)先方法更適用于低I/O數(shù)量的應(yīng)用,而芯片后置方法更適合非常高密度的RDL。
    & E$ B7 x, k' a
    " L- L2 M( i. N+ F" D2 _- n6 H; kRDL形成: S) U. p& K' m8 I! j! I
    RDL是FOWLP的關(guān)鍵元素,提供扇出互連。RDL形成的主要考慮因素包括:
    " p) Q, a* \) `- E
  • 介電材料選擇(如聚酰亞胺、ABF)
  • 金屬沉積和圖案化技術(shù)
  • 通孔形成
  • 線(xiàn)寬/間距能力
    & C  [5 |# L) E- d

    9 M3 z" J9 @# G9 S# e$ t, A圖3顯示了典型多層RDL結(jié)構(gòu)的橫截面。
    : F- U7 n0 F+ x0 f
    # y' J/ _  o: w! F- v* o! w
    8 w' J3 S. _3 j% O+ I8 O' f6 t圖3:FOWLP中多層RDL結(jié)構(gòu)的橫截面SEM圖像,可見(jiàn)銅跡線(xiàn)和通孔。. }0 Z& `7 w& J

    / J+ E6 }  x, q7 V/ @: I板級(jí)封裝( T4 S7 e! W" c7 I! J" o: f
    為提高制造效率,正在向更大尺寸的板級(jí)扇出封裝發(fā)展。這允許同時(shí)生產(chǎn)更多封裝。
    : z8 |# w* f5 W/ n5 C, ?* n+ L1 f! {( l, G
    圖4顯示了用于扇出封裝的大型板的示例。% W  _; t# ~- v9 M1 p

      i- K# u0 a0 L) S" |( X# y
    5 \: N4 @1 q# Q0 Y% Y5 Q/ `圖4:用作板級(jí)扇出封裝臨時(shí)載體的大型玻璃板(515mm x 510mm),可提高生產(chǎn)效率。
    - U: y4 p- f( I9 w, R$ g. Y2 O
    / E- u! \1 F1 [* u* G& g* T6 R異構(gòu)集成; u2 m( d; e& W; [8 \
    FOWLP的一個(gè)主要優(yōu)勢(shì)是能夠?qū)⒍鄠(gè)芯片和組件集成到單個(gè)封裝中。這種異構(gòu)集成能力實(shí)現(xiàn)了:
    % b3 Y. S! N9 S; n, @
  • 尺寸縮小
  • 性能提升
  • 成本優(yōu)化
  • 定制解決方案
    ! c5 S  U, @4 y- b4 x% S

    - N" ~! J; C- j2 {& R圖5說(shuō)明了使用FOWLP進(jìn)行異構(gòu)集成的示例。
    2 a0 e0 ~; @# s2 M4 W, v0 h. E
    4 n* f1 }) `$ W# n3 ^
    + s# f; u6 s: I0 K! n圖5:在扇出基板上集成多個(gè)芯片的異構(gòu)集成,展示了在單個(gè)封裝中組合不同組件的能力。
    3 u# G1 O% f8 l3 I4 `( {+ _3 Z' ~0 V3 A# X* q
    混合基板- ?7 F9 ^1 m' p7 }5 I
    對(duì)于非常高密度的應(yīng)用,正在開(kāi)發(fā)將有機(jī)中間層與建立基板相結(jié)合的混合基板。這種方法提供:4 M2 _0 ^* x! c/ r  C. ]+ R2 t
  • 超細(xì)線(xiàn)/間距RDL
  • 改善電氣性能
  • 芯片I/O間距與PCB間距之間的橋接5 F3 S& s6 I9 q4 |

    8 C, S$ k9 @1 U圖6顯示了混合基板的結(jié)構(gòu)。
    3 D. u3 K% W( W2 k- ~  _0 ^1 O  A, G) W
    $ U; ^( B7 E  H
    圖6:混合基板結(jié)構(gòu),結(jié)合了具有細(xì)間距RDL的有機(jī)中間層和建立封裝基板,用于高密度異構(gòu)集成。
    + R& N) j9 O9 G0 U! h5 B; k( f/ w
    主要挑戰(zhàn)
    % }0 Y/ h, r1 ~& ]# k$ dFOWLP技術(shù)面臨的一些主要挑戰(zhàn)包括:# o3 P; j3 ]# g6 H
    1. 翹曲控制:材料之間的CTE不匹配可能導(dǎo)致翹曲問(wèn)題。
      c  z# |: p2 c$ A+ f1 g2. 細(xì)間距RDL形成:實(shí)現(xiàn)超細(xì)線(xiàn)/間距具有挑戰(zhàn)性,特別是在大尺寸板上。# A7 [  a; u7 `( P7 J2 |* o
    3. 已知良好芯片(KGD)的可用性:獲得KGD對(duì)維持良率非常重要。0 b: i( @( U, l$ t9 I
    4. 熱管理:對(duì)于高功率應(yīng)用,散熱可能成為問(wèn)題。
    9 [9 _0 U3 g: M5. 可靠性:確保在各種使用條件下的長(zhǎng)期可靠性。- E$ t3 w9 v" {" P

    % x) Y( v5 C3 I" Y. J& r5 H可靠性測(cè)試1 |. l  z" e! y
    對(duì)FOWLP封裝進(jìn)行嚴(yán)格的可靠性測(cè)試必不可少。常見(jiàn)的測(cè)試包括:1 B$ o) @+ n% e* T3 `! f& C- n
  • 熱循環(huán):評(píng)估焊點(diǎn)可靠性
  • 跌落測(cè)試:適用于移動(dòng)應(yīng)用
  • 濕敏度:評(píng)估封裝穩(wěn)健性) N; D. P- O. x9 M  Y5 p
    . {) k, D6 c6 B; k( i! K
    圖7顯示了熱循環(huán)測(cè)試結(jié)果的示例。5 h  X7 c$ M5 U- N' f5 Z$ s: t- Z5 K
    8 E! J1 r. h4 l: Z0 M- Q* U* Q
    2 O1 M' X2 @( j' ?6 D7 b  p9 h
    圖7:扇出封裝在熱循環(huán)條件下焊點(diǎn)可靠性的韋伯圖。
    . ?/ ^5 o( s6 q8 Z3 s1 ~+ I/ K) k: s5 B% `
    仿真和建模- n8 r/ D+ \+ v! s
    有限元分析(FEA)廣泛用于模擬和優(yōu)化FOWLP設(shè)計(jì)。重點(diǎn)關(guān)注的領(lǐng)域包括:
    , J$ N6 M9 V: V+ j6 y/ @
  • 翹曲預(yù)測(cè)
  • 應(yīng)力分析
  • 熱管理
  • 電氣性能4 b0 }- x9 g* _9 i, p
    1 [, ^4 w  B8 j0 [" ~9 U
    圖8展示了用于熱-機(jī)械仿真的FEA模型。+ W3 e: H; r* Z
    - D* ^$ @( E0 o2 s9 z
    # [/ ?( L; y, J4 u) v$ l
    圖8:用于熱-機(jī)械仿真的異構(gòu)集成封裝有限元模型,用于預(yù)測(cè)關(guān)鍵區(qū)域的應(yīng)力和應(yīng)變。
    * Z( H* S$ S/ i) t3 i  `' n4 G: A# T
    新興趨勢(shì)
    / ^- e$ k3 D( GFOWLP技術(shù)的新興趨勢(shì)包括:
    2 c  I8 O1 C* x- ?/ e" c5 i3 S1. 板級(jí)封裝:轉(zhuǎn)向更大尺寸的板以提高效率。
    % R/ G+ A: i9 s8 ^2. Chiplet集成:在封裝中組合多個(gè)較小的芯片或"chiplet"。
    ; k4 I7 J: @9 |3. 2.5D/3D集成:垂直堆疊芯片以增加密度。8 x! A% @- g( I3 O6 w5 y
    4. 嵌入式組件:在封裝內(nèi)集成無(wú)源和有源組件。
    & i! M% p1 W: [0 U' n5. 先進(jìn)材料:開(kāi)發(fā)新的模塑料、介電質(zhì)和導(dǎo)電材料。
    8 ]0 {0 W/ s  k$ W
    - Y: v; L8 d: U, [5 E應(yīng)用
    + ]! I8 o- w# r, ^! ]$ @7 Z+ Q3 {: tFOWLP在廣泛的應(yīng)用領(lǐng)域中得到使用,包括:
    $ o7 M0 \7 s7 `4 w, ~) [7 X2 Z
  • 移動(dòng)設(shè)備
  • 汽車(chē)電子
  • 物聯(lián)網(wǎng)(IoT)設(shè)備
  • 人工智能(AI)加速器
  • 高性能計(jì)算/ ]' X% v' w7 o0 n; P

    : {  M! p, r6 ]4 G: r3 ?異構(gòu)集成能力使FOWLP特別適合系統(tǒng)級(jí)封裝(SiP)解決方案。. |  h2 W0 M( N

    : ^, W5 p% x$ E2 b. U! ^結(jié)論# F- |' P$ p5 s, o# F; `' G9 ~
    扇出型晶圓級(jí)封裝已成為實(shí)現(xiàn)異構(gòu)集成和先進(jìn)電子系統(tǒng)的關(guān)鍵技術(shù)。高密度互連、性能改善和緊湊形態(tài)因素的能力使其非常適合下一代應(yīng)用。雖然仍面臨挑戰(zhàn),但材料、工藝和設(shè)計(jì)工具的持續(xù)發(fā)展正在擴(kuò)展FOWLP技術(shù)的能力。: J; W' W3 |; q

    + `( ^/ b9 ^( g, K" T! `# H1 R# X隨著電子行業(yè)不斷要求在更小的形態(tài)因素中實(shí)現(xiàn)更高水平的集成和性能,F(xiàn)OWLP有望在滿(mǎn)足這些需求方面發(fā)揮越來(lái)越重要的作用。向板級(jí)封裝的趨勢(shì)和混合基板的開(kāi)發(fā)正在為超高密度集成開(kāi)辟新的可能性。
    % w2 D4 ], a* H0 N7 S5 ~9 A4 J
    5 m" w! ^2 [8 J9 P7 @研究人員和制造商不斷推動(dòng)FOWLP的可能性邊界,改進(jìn)線(xiàn)/間距能力,增加板尺寸,開(kāi)發(fā)新的架構(gòu)。隨著技術(shù)的成熟,我們可以期待看到FOWLP在廣泛的應(yīng)用領(lǐng)域中實(shí)現(xiàn)更先進(jìn)的異構(gòu)集成解決方案。
    + A5 e+ @' u4 M5 E2 b6 ?( o, |+ o5 k. C* K7 E2 Y4 G- r

    7 E- G3 d8 e( G: E- q" c參考文獻(xiàn)
      J, D5 m0 z/ {0 G[1] J. H. Lau, "Fan-Out Technology," in Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology. Singapore: Springer Nature Singapore Pte Ltd., 2024, ch. 4, pp. 233-419.
    9 Q" A+ v0 [; @: M7 F3 j5 Y( w& G6 q6 @$ L9 O
    - END -
    / q( C( o  U0 w; f6 q! y8 I# ^" V# q9 P
    軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。
    8 W  {+ B6 z) o! q點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
    7 r, c, g0 y% n% c0 h$ d( Z; d5 f
    歡迎轉(zhuǎn)載
    ' w( y% y9 m9 k! J3 I+ W0 m. B- ~" ~4 j- f: H. q4 N- G. Z7 _
    轉(zhuǎn)載請(qǐng)注明出處,請(qǐng)勿修改內(nèi)容和刪除作者信息!
    7 g* M7 E1 r& o6 r: y5 p
    & ~4 @6 X) b- h8 X: a9 I
    1 ~+ n$ t! i. D1 I8 Z6 N

    $ N& o/ n* G! X& \, Y/ s 5 x( ]4 C% \5 I1 |" }) n; G
    ) M- \: S0 T7 O: Q/ _8 u! a' x
    關(guān)注我們' d! `* H! X: w  N* n  i
    ) Y9 T6 X8 R7 H8 L3 m" F7 R7 o
    # `4 P" S/ T1 V: ~2 v
    ; h" ^% U8 _- o7 w$ y: ], J
    ' X9 l0 f3 W" @# D$ `7 Z; D
    $ W: i% {8 S' o2 ^( W( }
    - }% t1 ]4 G8 `, c; i

    8 ]) |% o2 M  X6 U! {4 ^
                          $ n) r# F3 ]& p9 G, [

    ; G( I$ |: L3 M" O  U6 r
    ! U8 L" x% K! i- v
    0 n8 g9 C! O1 \
    關(guān)于我們:
    ) B& h5 _, T4 [9 y% @深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專(zhuān)注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶(hù)。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線(xiàn)合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶(hù)提供前沿技術(shù)與服務(wù)。+ ^# C; W8 n0 g2 G! A# n% _. d
    0 f2 ~* M) w+ H
    http://www.latitudeda.com/
    0 T+ H6 t: t( p! g- R% m5 b(點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容)
  • 發(fā)表回復(fù)

    本版積分規(guī)則

    關(guān)閉

    站長(zhǎng)推薦上一條 /1 下一條


    聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表