電子產(chǎn)業(yè)一站式賦能平臺(tái)

PCB聯(lián)盟網(wǎng)

搜索
查看: 652|回復(fù): 0
收起左側(cè)

扇出型晶圓級(jí)封裝:實(shí)現(xiàn)異構(gòu)集成的關(guān)鍵技術(shù)

[復(fù)制鏈接]

686

主題

686

帖子

5863

積分

四級(jí)會(huì)員

Rank: 4

積分
5863
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2024-9-20 08:00:00 | 只看該作者 |只看大圖 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
引言4 P2 Z4 ]4 o( S6 J9 u/ t1 |
扇出型晶圓級(jí)封裝(FOWLP)是近年來備受關(guān)注的先進(jìn)封裝技術(shù),能夠?qū)崿F(xiàn)多芯片和組件的異構(gòu)集成。本文將概述FOWLP技術(shù)、關(guān)鍵工藝步驟、優(yōu)勢(shì)、挑戰(zhàn)和新興趨勢(shì)[1]。! c3 h5 M% A7 @9 _
/ C; B6 q; a2 Z$ d+ z2 l
FOWLP簡(jiǎn)介
3 z) ~" Z" p" V4 Q5 y& qFOWLP在傳統(tǒng)晶圓級(jí)芯片尺寸封裝(WLCSP)的基礎(chǔ)上,允許重布線層(RDL)延伸至芯片邊緣之外。這種"扇出"的RDL提供了幾個(gè)主要優(yōu)勢(shì):
  • 提高I/O密度和布線靈活性
  • 改善熱性能和電氣性能
  • 能夠集成多個(gè)芯片和無源元件
  • 減小封裝厚度% P4 \. V  k9 Y* @
    [/ol]) q/ X7 E: d4 j* a
    圖1展示了FOWLP封裝的基本結(jié)構(gòu)。
    ! {& A' X9 Z3 g3 A5 S$ y; I- n% B) f7 E) M. K! J

    1 M4 s( d) |8 ^' X圖1:扇出型晶圓級(jí)封裝的基本結(jié)構(gòu)示意圖,顯示RDL延伸至芯片邊緣之外。( I+ C- r# W$ Y+ D) a  ~
    , C" X. C9 K* }
    ( y7 N% y/ {' h8 R0 ]5 A! a% A
    關(guān)鍵工藝步驟& O+ y2 b2 x5 s7 D/ A( w- W
    FOWLP的主要工藝步驟包括:
  • 晶圓切割:將制造好的晶圓切割成單個(gè)已知良好芯片(KGD)。
  • 芯片放置:將KGD以特定間距拾取并放置在臨時(shí)載體晶圓上,以實(shí)現(xiàn)扇出。
  • 模塑:注入環(huán)氧模塑料(emc)填充芯片之間的空隙,形成重構(gòu)晶圓。
  • 載體移除:去除臨時(shí)載體,露出芯片的有源面。
  • RDL形成:沉積和圖案化多層介電質(zhì)和金屬,形成RDL。
  • 球焊:放置焊球以實(shí)現(xiàn)二級(jí)互連。
  • 切割:將重構(gòu)晶圓切割成單個(gè)封裝。* S7 A2 A6 g5 `* }5 j0 g2 ~
    [/ol]
      V) i2 K& ^3 \/ y; S' A0 |; [7 O圖2說明了這些關(guān)鍵工藝步驟。" a6 X7 s" c9 r" D
    ! e0 F! _9 f( K% c" t4 o2 s

    & g* V! n0 X) o7 I+ F9 U% f圖2:芯片優(yōu)先、芯片面朝下FOWLP工藝流程,展示從晶圓切割到最終封裝切割的關(guān)鍵步驟。4 @2 Y4 C9 l( l2 d, F
    & V6 e$ ~( L4 W9 h0 q8 e0 w
    芯片優(yōu)先與芯片后置方法- y: [: u; ]- [2 l1 `, A
    FOWLP有兩種主要方法:
    % Q( b- a7 O# C' T2 O0 w- v$ l# \5 [* Y" p0 X' U: v' D
    1. 芯片優(yōu)先:在形成RDL之前將芯片嵌入模塑料中?蛇M(jìn)一步分為:( R& t$ j/ M$ k6 E# r+ O" @
  • 芯片面朝下
  • 芯片面朝上) t: q) Q! A  ^( O- B9 h+ B+ f
    8 ^  l- ]! E* c# ~1 i
    2. 芯片后置(RDL優(yōu)先):在芯片附著之前在載體上形成RDL。
    ( X; l' I6 w/ C! J
    - C) ]' c# x7 j) H2 p8 X1 s" i  S每種方法都有各自的優(yōu)勢(shì)和挑戰(zhàn)。芯片優(yōu)先方法更適用于低I/O數(shù)量的應(yīng)用,而芯片后置方法更適合非常高密度的RDL。+ o  g' I  v; I3 W
    ' s) G1 J+ L' H5 ^" d
    RDL形成
    5 e+ T4 x# D$ \' X4 y. SRDL是FOWLP的關(guān)鍵元素,提供扇出互連。RDL形成的主要考慮因素包括:
    % d& a1 n5 N/ g4 _0 w$ e; K! J1 \/ `
  • 介電材料選擇(如聚酰亞胺、ABF)
  • 金屬沉積和圖案化技術(shù)
  • 通孔形成
  • 線寬/間距能力
    ! D% O  h, A" P9 S6 C* @0 q
    ' p8 N0 D: \4 J- C* ]8 I9 s% O
    圖3顯示了典型多層RDL結(jié)構(gòu)的橫截面。
    - L" E! k4 G( v. k
    + u/ E, C0 r" h. L( P9 Y
    ' F+ U) H& |. y1 _, a* n( C  K圖3:FOWLP中多層RDL結(jié)構(gòu)的橫截面SEM圖像,可見銅跡線和通孔。
    : P; N4 C1 k4 g4 ?2 e( z
    3 J) v4 k0 F' S7 H板級(jí)封裝
    0 m% e. s: R* Z- a; t8 R為提高制造效率,正在向更大尺寸的板級(jí)扇出封裝發(fā)展。這允許同時(shí)生產(chǎn)更多封裝。
    ' a& h$ s) g; B( N6 L7 j# q+ Z3 C; F: y- u" ~0 M
    圖4顯示了用于扇出封裝的大型板的示例。
    & Y: \( ]& Z8 N- C& p3 m  Y0 ^& `' U: `* Q
    4 n. t; z* k/ c; L! m# n
    圖4:用作板級(jí)扇出封裝臨時(shí)載體的大型玻璃板(515mm x 510mm),可提高生產(chǎn)效率。
    * D* A: x% l$ `' I  B4 ~: T$ ~7 {6 M! y8 Z* s' ?. V& l) A' a
    異構(gòu)集成7 D1 M4 J; L0 q* R) C! j
    FOWLP的一個(gè)主要優(yōu)勢(shì)是能夠?qū)⒍鄠(gè)芯片和組件集成到單個(gè)封裝中。這種異構(gòu)集成能力實(shí)現(xiàn)了:
    ; w$ F( P7 m* G8 L* o4 b) ^
  • 尺寸縮小
  • 性能提升
  • 成本優(yōu)化
  • 定制解決方案, ]8 ^$ }' L& {' u0 r9 t
    / R$ g9 s) b6 L
    圖5說明了使用FOWLP進(jìn)行異構(gòu)集成的示例。5 C- j- ~% Y: M2 F0 t+ x# K

    $ D7 t7 j" {6 c7 B# y# `1 D 0 v% N: C/ F/ |& G8 o! c9 b
    圖5:在扇出基板上集成多個(gè)芯片的異構(gòu)集成,展示了在單個(gè)封裝中組合不同組件的能力。
    ; k/ A3 e3 H5 S8 f* ~
    ! J1 D+ S; I6 X# v7 E# e' f# k混合基板% `0 i  l5 W9 J/ J# T$ t; u# a
    對(duì)于非常高密度的應(yīng)用,正在開發(fā)將有機(jī)中間層與建立基板相結(jié)合的混合基板。這種方法提供:
    $ j' I+ Q! ]* f5 {, t- l& {/ m3 J
  • 超細(xì)線/間距RDL
  • 改善電氣性能
  • 芯片I/O間距與PCB間距之間的橋接
    # V, g8 W/ R* W# q- C6 F

    4 U* t4 }5 A& k圖6顯示了混合基板的結(jié)構(gòu)。
    # Y; a6 N8 F# L- s
    ; D$ G5 F6 S6 A. ^5 C" g6 \  x 6 U+ W* k9 Y; D; m0 [, n- y
    圖6:混合基板結(jié)構(gòu),結(jié)合了具有細(xì)間距RDL的有機(jī)中間層和建立封裝基板,用于高密度異構(gòu)集成。$ k$ I4 E& w6 A' N& l

      }1 Z4 g; m4 I1 L: m7 N, u  j, J0 Y主要挑戰(zhàn)$ i0 g  X+ X; K  t0 p1 `" P" V
    FOWLP技術(shù)面臨的一些主要挑戰(zhàn)包括:
    ; g* Q. v3 x' e' |+ r1. 翹曲控制:材料之間的CTE不匹配可能導(dǎo)致翹曲問題。
    2 i. l4 X6 w, x/ c  D+ |$ Q% g: i2. 細(xì)間距RDL形成:實(shí)現(xiàn)超細(xì)線/間距具有挑戰(zhàn)性,特別是在大尺寸板上。
    & a7 t& ]$ q' Z) c  |3. 已知良好芯片(KGD)的可用性:獲得KGD對(duì)維持良率非常重要。; o$ y  w( D4 v- f
    4. 熱管理:對(duì)于高功率應(yīng)用,散熱可能成為問題。
    ' @$ U& A, A. p7 P9 T9 q2 v6 U5. 可靠性:確保在各種使用條件下的長(zhǎng)期可靠性。
      B( K7 B: D) ?* |' o$ s) s( V0 g: r6 {& I
    可靠性測(cè)試* x# x+ y+ o9 t" L9 B( i& [6 t
    對(duì)FOWLP封裝進(jìn)行嚴(yán)格的可靠性測(cè)試必不可少。常見的測(cè)試包括:7 ^1 U% V- `- `6 \. A- T) n: p
  • 熱循環(huán):評(píng)估焊點(diǎn)可靠性
  • 跌落測(cè)試:適用于移動(dòng)應(yīng)用
  • 濕敏度:評(píng)估封裝穩(wěn)健性: N2 H) `( y; t9 E7 e
    % B( |$ U& E  I9 b# |3 o
    圖7顯示了熱循環(huán)測(cè)試結(jié)果的示例。2 u5 O2 y/ H  R' f0 [3 w0 |/ e

    " O  \+ I& c7 m; T4 j9 W" a& u & S; e, a& B( v8 X6 E9 H7 a
    圖7:扇出封裝在熱循環(huán)條件下焊點(diǎn)可靠性的韋伯圖。
    & N6 T" M/ H2 t) V- W7 ]; J! c7 v& e7 S& l9 X3 y( h
    仿真和建模
    5 _7 G, B+ p7 i7 _0 k/ F* V有限元分析(FEA)廣泛用于模擬和優(yōu)化FOWLP設(shè)計(jì)。重點(diǎn)關(guān)注的領(lǐng)域包括:
    ; A+ [0 g9 w2 i
  • 翹曲預(yù)測(cè)
  • 應(yīng)力分析
  • 熱管理
  • 電氣性能
    $ M% J4 q- ~3 q1 _3 e! a

    ' L/ M/ {8 J- |6 ?4 K+ M0 Q圖8展示了用于熱-機(jī)械仿真的FEA模型。
    8 j  i9 x0 x. e% Y
    % l: m9 \" J$ i" E 7 U0 |1 {' o2 ?' E* l1 f8 o6 x2 z
    圖8:用于熱-機(jī)械仿真的異構(gòu)集成封裝有限元模型,用于預(yù)測(cè)關(guān)鍵區(qū)域的應(yīng)力和應(yīng)變。( Z! w, A6 j) w6 Y' X4 [5 ?& i
      y% M) i3 v7 G/ l
    新興趨勢(shì)0 P# {, q* V% P# e
    FOWLP技術(shù)的新興趨勢(shì)包括:
    . ^2 G2 V: L" l9 w1 z# e0 n1. 板級(jí)封裝:轉(zhuǎn)向更大尺寸的板以提高效率。/ x: ?5 ^, F0 k# d& ~
    2. Chiplet集成:在封裝中組合多個(gè)較小的芯片或"chiplet"。
    + V1 h; n8 ?9 Q/ ?3 M8 f3. 2.5D/3D集成:垂直堆疊芯片以增加密度。/ J; j# J9 c3 ^$ y
    4. 嵌入式組件:在封裝內(nèi)集成無源和有源組件。
    7 q" ~+ x7 I' O- B6 i5. 先進(jìn)材料:開發(fā)新的模塑料、介電質(zhì)和導(dǎo)電材料。7 O" `6 V0 }6 x4 M& s6 Y* C

    : h/ K' Y" z; x0 I% o9 ~應(yīng)用7 N3 L8 E: n6 S* P' U4 ~
    FOWLP在廣泛的應(yīng)用領(lǐng)域中得到使用,包括:
    0 D/ z+ U8 I/ `" P3 {% `
  • 移動(dòng)設(shè)備
  • 汽車電子
  • 物聯(lián)網(wǎng)(IoT)設(shè)備
  • 人工智能(AI)加速器
  • 高性能計(jì)算
    8 f. W9 Y2 Q* o8 F+ F
    . I0 i: v/ A7 q+ l3 U- }! C2 g
    異構(gòu)集成能力使FOWLP特別適合系統(tǒng)級(jí)封裝(SiP)解決方案。
    5 }! J2 E% q6 A1 V
    2 k9 a6 w; W( }+ T9 _結(jié)論
    * `4 L" z2 M# G# o2 Z1 B扇出型晶圓級(jí)封裝已成為實(shí)現(xiàn)異構(gòu)集成和先進(jìn)電子系統(tǒng)的關(guān)鍵技術(shù)。高密度互連、性能改善和緊湊形態(tài)因素的能力使其非常適合下一代應(yīng)用。雖然仍面臨挑戰(zhàn),但材料、工藝和設(shè)計(jì)工具的持續(xù)發(fā)展正在擴(kuò)展FOWLP技術(shù)的能力。
    1 g" \+ t1 q: F. E* U
    ! i' i  K; `; Y0 I) d隨著電子行業(yè)不斷要求在更小的形態(tài)因素中實(shí)現(xiàn)更高水平的集成和性能,F(xiàn)OWLP有望在滿足這些需求方面發(fā)揮越來越重要的作用。向板級(jí)封裝的趨勢(shì)和混合基板的開發(fā)正在為超高密度集成開辟新的可能性。
    ! L# p5 h9 V9 H8 ^
      v7 s. }( _: S9 J研究人員和制造商不斷推動(dòng)FOWLP的可能性邊界,改進(jìn)線/間距能力,增加板尺寸,開發(fā)新的架構(gòu)。隨著技術(shù)的成熟,我們可以期待看到FOWLP在廣泛的應(yīng)用領(lǐng)域中實(shí)現(xiàn)更先進(jìn)的異構(gòu)集成解決方案。
    - |$ }+ f5 O2 X* b
    & P2 q$ `: ]% }+ _

    ( Z: |" Q2 @. A, A參考文獻(xiàn)* g0 |, W9 B: B) g
    [1] J. H. Lau, "Fan-Out Technology," in Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology. Singapore: Springer Nature Singapore Pte Ltd., 2024, ch. 4, pp. 233-419.
    3 I, I0 S; L. \/ p
    % S$ ?2 k' S: k, h' d) A- END -
    * i' E, V2 }( t- F( \" E& g
    0 T- l! ~/ Q  j8 z3 |4 Q軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。1 n. \: P) O: l. `3 C% Z  C
    點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)  ^6 K( l' w* Q8 f# Q

    ' F6 H! S7 n7 B歡迎轉(zhuǎn)載
    8 U6 ~0 @  h- k7 s% t- u5 L5 K* k/ p/ s6 a8 k5 \* r
    轉(zhuǎn)載請(qǐng)注明出處,請(qǐng)勿修改內(nèi)容和刪除作者信息!
    3 F: Y% b) O/ `9 z* p; z" J, S: H; A% Z$ K

    4 [( ~" ~/ o  c% b

    6 |& T- m* h( D) s
    / O: c0 |" m9 t; H
    ' ?. m) Q3 d6 _% h# j6 b+ [5 i2 m關(guān)注我們
    ) v3 i4 y: l) @! \" C
    , D# ~" \& r* V" U9 [1 k/ T2 A7 b
    6 q$ v' b: K' R/ o2 h$ }
    6 a$ m% S  y9 l7 i/ R$ @
      r7 G6 F+ m8 u# s9 \" B
    ) ~$ a" l0 x3 S% {0 n

    ! Y( ]. c1 o! s6 t3 }
    ) F" b* q) q8 ?, i, n
                         
    : ^3 E% g* c& f7 X% @
    $ T3 Z2 x% g8 ]  r# B& k  K

    , }' |2 m7 E' T7 ^
    5 V6 `% ?$ O+ q) m9 s關(guān)于我們:
    # c& ]) z, ?( E9 S7 }$ ?1 B深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。
    0 B9 Z7 l$ t: N& ]) N! X( a, O4 {
    http://www.latitudeda.com/8 D+ g! c' t" d
    (點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容)
  • 發(fā)表回復(fù)

    本版積分規(guī)則


    聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表