扇出型晶圓/面板級(jí)封裝技術(shù)概述

逍遙設(shè)計(jì)自動(dòng)化

引言
) N8 y7 @& q. N( P6 f& b扇出型晶圓/面板級(jí)封裝（FOW/PLP）是先進(jìn)的封裝技術(shù)，與傳統(tǒng)封裝方法相比，能夠?qū)崿F(xiàn)更高的I/O密度和更好的電性能。本文概述FOW/PLP技術(shù)，包括關(guān)鍵工藝步驟、應(yīng)用和可靠性考慮因素。
! f" [5 f# C7 @0 ?+ I6 @
扇出型封裝簡介
扇出型封裝與扇入型晶圓級(jí)芯片尺寸封裝（WLCSPs）的不同之處在于它需要在加工過程中使用臨時(shí)載體。這允許重布線層（RDLs）延伸到原始芯片邊界之外，從而實(shí)現(xiàn)更高的I/O數(shù)量。

( ~' r. o2 K" X5 H* `6 \如圖1所示，扇出型封裝的步驟包括：

將已知良好芯片（KGDs）拾取并放置在臨時(shí)載體上

用模塑料封裝芯片

在封裝芯片上制作重布線層

貼裝焊球

移除臨時(shí)載體并將個(gè)別封裝切割分離
9 Q0 t" c+ d3 J( K8 q( c- ~[/ol]
) O3 A( c! q2 q) c% G; ]
# [( y9 X( F$ q; m) t7 p
' @) K9 r; g. [圖1

扇出型封裝的主要優(yōu)勢(shì)包括：

更高的I/O密度

改善的電性能

更薄的封裝厚度

異質(zhì)集成多個(gè)芯片的能力
: U2 O% K9 {) ]4 c- a  l8 J: V( @, |; Q4 [
1 G1 o% q# f6 l) U2 ~, d* a6 y% q扇出型晶圓級(jí)封裝工藝流程
* I' D! l" v3 G1 N4 T8 A7 L' _" V典型的扇出型晶圓級(jí)封裝（FOWLP）工藝流程包括以下關(guān)鍵步驟：
7 I7 X/ i3 R5 l! t9 X3 c) Y' g+ R. z$ Z' q

晶圓準(zhǔn)備和切割

芯片貼裝到臨時(shí)載體

模塑/封裝

載體移除

重布線層制作

焊球貼裝和切割分離
( T$ p: a. y$ w6 X; U7 x
4 ~$ E) V& x2 T' Z: K0 F' H( f; O% F" ~圖2提供了芯片優(yōu)先、正面朝下FOWLP方法的這些工藝步驟的視覺概覽：

8 q. e/ B2 d9 T0 {% d# A' {
8 Y. q; d/ m- }* C$ [  ?5 B圖2
, G) C# ?' A' D, n! Q0 y' t5 _
0 \( x* b# |8 u& P$ u. bFOWLP加工中的關(guān)鍵考慮因素包括：
/ I7 |% B2 X- e& b

臨時(shí)載體選擇（玻璃、硅、金屬）

模塑料性質(zhì)

重布線層制作（線寬/間距、通孔形成）

模塑過程中的芯片位移

翹曲控制

扇出型面板級(jí)封裝
為了進(jìn)一步提高產(chǎn)量并降低成本，扇出型加工可以擴(kuò)展到大型矩形面板而不是圓形晶圓。這被稱為扇出型面板級(jí)封裝（FOPLP）。

% T$ I  q# T# Q2 L; b圖3展示了508 x 508 mm面板的例子，其中包含1512個(gè)扇出型封裝：


圖3
4 v4 z) @( b3 Y8 f) d
# G  \; W2 r% P5 lFOPLP的主要優(yōu)勢(shì)包括：

更高的產(chǎn)量

更低的每個(gè)封裝成本

利用PCB/顯示器制造基礎(chǔ)設(shè)施

然而，像翹曲控制和維持大面板上的均勻性等挑戰(zhàn)必須得到解決。
/ S& J" D# K* l4 s
' b+ A, l* Y& l* z重布線層制作
扇出型封裝的一個(gè)關(guān)鍵方面是細(xì)間距重布線層（RDLs）的制作。這通常涉及：

介電層沉積/圖案化

種子層沉積

光刻膠圖案化

銅電鍍

種子層去除
[/ol]
圖4顯示了扇出型封裝中10 μm線寬/間距RDLs的掃描電鏡圖像：
7 ?" b/ X; k; c2 d4 O8 C0 N1 K& D* `
; Z3 f' J4 r$ Q/ R
/ p" R0 A9 B' T& w/ r6 B4 f: }! F圖4
先進(jìn)的扇出型封裝可能包含多個(gè)RDL層，線寬/間距尺寸可達(dá)到2/2 μm。

/ a3 X" m$ q- V+ E/ V0 A: b4 i) ~芯片后置與芯片優(yōu)先方法
扇出型封裝可以使用芯片優(yōu)先或芯片后置（RDL優(yōu)先）方法實(shí)現(xiàn)：
1.芯片優(yōu)先：

在RDL制作之前將芯片貼裝到載體上

成本更低，產(chǎn)量更高

更容易發(fā)生芯片位移

( `. e3 N1 w# ^2.芯片后置：
3 C+ R# y) h; ]& q4 s  F3 [! a! ?7 m

在芯片貼裝之前在載體上制作RDLs

更好的尺寸控制

成本更高，工藝步驟更多
* p! j: y  G# v# n( E$ q4 W# |/ W
  P4 [7 W" X* V圖5展示了RDL優(yōu)先FOWLP方法的工藝流程：


; \" g" e. G* e/ M1 l圖5
9 l" p  t( ^$ [! G; k% c: o' N+ Q5 q
+ r4 [% i! t) ^4 t* m芯片優(yōu)先和芯片后置之間的選擇取決于成本、尺寸控制要求和芯片尺寸/間距等因素。

異質(zhì)集成
" O9 l' k1 i: @扇出型封裝的一個(gè)主要優(yōu)勢(shì)是能夠在單個(gè)封裝中集成多種類型的芯片。這使得以下組件的異質(zhì)集成成為可能：

邏輯 + 存儲(chǔ)器

模擬 + 數(shù)字

處理器 + 傳感器
: l3 t' ^) ^  a- f* I
圖6展示了一個(gè)集成多種芯片尺寸的異質(zhì)扇出型封裝示例：
  d- j: [6 @3 l" {3 `  ^4 U

圖6
4 _0 g/ u: L" Y% k8 F+ _
在異質(zhì)扇出型設(shè)計(jì)中，必須仔細(xì)考慮芯片放置、RDL布線和熱管理。
6 i; R' S- ?; [% ], z9 F9 e0 G. P3 L
- @1 L8 a3 }1 x* i& R可靠性考慮
扇出型封裝的主要可靠性問題包括：
7 v+ \6 H% D" X- g% p! c

模塑過程中的芯片位移

翹曲

RDL裂紋/剝離

焊點(diǎn)疲勞

濕敏度

可靠性測(cè)試通常包括：
/ p" U2 B; P3 S& o+ `

溫度循環(huán)

跌落/沖擊測(cè)試

濕敏等級(jí)（MSL）測(cè)試

圖7展示了溫度循環(huán)后扇出型封裝中的焊點(diǎn)裂紋示例：
( X6 |/ j) ~: u
% U5 B, s3 R( R  ~* c5 `' Q: k
圖7
! E2 T3 \' j) f* A
: q, w. v  J+ O, d有限元建模通常用于分析應(yīng)力和預(yù)測(cè)可靠性，如圖8所示：

0 F+ D/ M+ z% d6 l* t
圖8

: V( m( T2 y! Z% }$ e新興應(yīng)用：Mini-LED顯示器
' n# I2 y' `3 e$ |扇出型封裝的一個(gè)新興應(yīng)用是在mini-LED顯示器中。扇出型封裝允許超細(xì)間距集成mini-LED陣列。
- Q+ F- \* S6 h
圖9展示了使用扇出型技術(shù)封裝的mini-LED陣列示例：

  q0 a( n6 `* A3 {0 ^  z* j! v
3 H$ k% o  S' p3 C. Z2 ]圖9

mini-LED封裝的主要優(yōu)勢(shì)包括：
+ ?/ o  R% `+ j/ E( D8 ^

超細(xì)間距能力（

改善的熱性能

更低的封裝厚度
7 Q! i2 e) N& b3 E4 Y- D( w
% O/ A( P/ F3 G. q: G$ L圖10展示了集成在扇出型封裝中并安裝在PCB上的mini-LEDs的橫截面：

2 {; A# n. K8 ?
圖10
9 i# _) U8 ~: T4 Q1 s) c
0 y4 j: l4 e6 L3 w+ C9 ?$ q總結(jié)
1 q! J% a4 g' ~3 e) @扇出型晶圓/面板級(jí)封裝與傳統(tǒng)封裝相比，能夠?qū)崿F(xiàn)更高的I/O密度、改善的性能和異質(zhì)集成。主要方面包括：

使用臨時(shí)載體

RDL制作

芯片優(yōu)先與芯片后置方法

擴(kuò)展到面板級(jí)以提高產(chǎn)量

可靠性考慮

像mini-LED顯示器這樣的新興應(yīng)用展示了扇出型封裝對(duì)下一代電子產(chǎn)品的優(yōu)勢(shì)。隨著傳統(tǒng)封裝的縮放達(dá)到極限，預(yù)計(jì)扇出型技術(shù)將在先進(jìn)電子系統(tǒng)中發(fā)揮越來越重要的作用。

& I% q; n8 x/ L參考文獻(xiàn)
; \& }6 e. r2 }, `5 Q# w+ r  D[1] J. H. Lau, "Fan-Out Wafer/Panel-Level Packaging," in Semiconductor Advanced Packaging. Singapore: Springer Nature Singapore Pte Ltd., 2021, ch. 4, pp. 147-228.

- END -
- }- e$ H2 ^; `9 y* h5 D
軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)

歡迎轉(zhuǎn)載

# y1 d# y, _7 v+ _: g7 K! k. D  _% T轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！

  {, ?9 l& m1 m3 t5 {2 `



關(guān)注我們
  w, v# X5 @# F' r% S( d. u
8 ?% h  K5 t* j3 W

2 i5 T5 ?8 d3 B/ F1 {

/ j6 H' b7 }7 }1 q3 h

; X8 M' ]- m, A+ V ' J+ o0 x8 l2 O

                     

$ l& {4 Q- N1 w
1 Q6 i8 {8 U0 W; t1 T! L- e
關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
. Q, y0 z. l& J$ {  q; b
% Q2 j7 Z5 z! y! J; \( v, |3 Rhttp://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）