扇出型晶圓/面板級封裝技術(shù)概述

逍遙設(shè)計自動化

引言
: u$ _& h% Q6 }7 j1 Z6 {, M扇出型晶圓/面板級封裝（FOW/PLP）是先進的封裝技術(shù)，與傳統(tǒng)封裝方法相比，能夠?qū)崿F(xiàn)更高的I/O密度和更好的電性能。本文概述FOW/PLP技術(shù)，包括關(guān)鍵工藝步驟、應(yīng)用和可靠性考慮因素。
1 {: m: h( z; U; R/ J3 y  E7 j
扇出型封裝簡介
+ z$ ~* p' [( y" a扇出型封裝與扇入型晶圓級芯片尺寸封裝（WLCSPs）的不同之處在于它需要在加工過程中使用臨時載體。這允許重布線層（RDLs）延伸到原始芯片邊界之外，從而實現(xiàn)更高的I/O數(shù)量。

" V8 x0 g6 x& o- h- b1 B如圖1所示，扇出型封裝的步驟包括：

將已知良好芯片（KGDs）拾取并放置在臨時載體上

用模塑料封裝芯片

在封裝芯片上制作重布線層

貼裝焊球

移除臨時載體并將個別封裝切割分離
[/ol]
- S& \* B. ^: Y5 R

1 n: [4 s( U. H  h9 [圖1
6 x5 w- Y) p; d$ n/ E/ M/ u; J
扇出型封裝的主要優(yōu)勢包括：
' i' L4 J- _9 V

更高的I/O密度

改善的電性能

更薄的封裝厚度

異質(zhì)集成多個芯片的能力

3 m" m: k5 [# }7 ?: Z/ f扇出型晶圓級封裝工藝流程
8 `6 E8 E* o) f- K典型的扇出型晶圓級封裝（FOWLP）工藝流程包括以下關(guān)鍵步驟：
$ M3 Q+ K! r: I

晶圓準備和切割

芯片貼裝到臨時載體

模塑/封裝

載體移除

重布線層制作

焊球貼裝和切割分離
9 i9 Q4 E- B- _. c
2 d5 r1 f7 l/ h% W% \% k1 c* t圖2提供了芯片優(yōu)先、正面朝下FOWLP方法的這些工藝步驟的視覺概覽：
+ b' @0 h/ n: d$ K6 N. ]

圖2
1 V! B! j$ z  Y8 E
6 X+ w7 A+ e! ?& W) pFOWLP加工中的關(guān)鍵考慮因素包括：
# y( {6 P( d' \( k+ b0 v' n

臨時載體選擇（玻璃、硅、金屬）

模塑料性質(zhì)

重布線層制作（線寬/間距、通孔形成）

模塑過程中的芯片位移

翹曲控制

扇出型面板級封裝
為了進一步提高產(chǎn)量并降低成本，扇出型加工可以擴展到大型矩形面板而不是圓形晶圓。這被稱為扇出型面板級封裝（FOPLP）。

$ @: h; U; v# Q+ V3 m5 [圖3展示了508 x 508 mm面板的例子，其中包含1512個扇出型封裝：

: o( ?' b6 V1 ^6 |% I- }( F# Q3 X
' q; Y- r+ j: k: g# B圖3

FOPLP的主要優(yōu)勢包括：

更高的產(chǎn)量

更低的每個封裝成本

利用PCB/顯示器制造基礎(chǔ)設(shè)施

8 ~. n7 H: [2 ?! r% L  e3 l& b然而，像翹曲控制和維持大面板上的均勻性等挑戰(zhàn)必須得到解決。

, H4 l; |' p! [' a% y  v1 m0 l重布線層制作
4 _: J! b3 o/ a+ z, Q' R5 [扇出型封裝的一個關(guān)鍵方面是細間距重布線層（RDLs）的制作。這通常涉及：

介電層沉積/圖案化

種子層沉積

光刻膠圖案化

銅電鍍

種子層去除
& y2 r1 ~* P! l1 |5 b/ c[/ol]
圖4顯示了扇出型封裝中10 μm線寬/間距RDLs的掃描電鏡圖像：

* l8 m% ~9 |. x3 q  v& [
圖4
先進的扇出型封裝可能包含多個RDL層，線寬/間距尺寸可達到2/2 μm。

& d- p0 o; p/ l! m芯片后置與芯片優(yōu)先方法
0 k. f, I: G& ]& X+ {' [* k扇出型封裝可以使用芯片優(yōu)先或芯片后置（RDL優(yōu)先）方法實現(xiàn)：
: X$ w1 z, ]& Y' ~; m; ~% S) o6 T1.芯片優(yōu)先：
; Z: ?, a6 F% l

在RDL制作之前將芯片貼裝到載體上

成本更低，產(chǎn)量更高

更容易發(fā)生芯片位移
7 Y6 @3 |& j* j" X( s6 X! |
2.芯片后置：
1 j6 a+ F# ]* g0 p4 B  O

在芯片貼裝之前在載體上制作RDLs

更好的尺寸控制

成本更高，工藝步驟更多

6 m$ l6 ]  E0 \1 |) v圖5展示了RDL優(yōu)先FOWLP方法的工藝流程：


圖5
8 w- X- |% U6 D  G, k, _
% V( D; n6 F# J0 f2 V芯片優(yōu)先和芯片后置之間的選擇取決于成本、尺寸控制要求和芯片尺寸/間距等因素。
, i0 F0 l3 {2 o) v2 P/ d" C/ D
異質(zhì)集成
扇出型封裝的一個主要優(yōu)勢是能夠在單個封裝中集成多種類型的芯片。這使得以下組件的異質(zhì)集成成為可能：

邏輯 + 存儲器

模擬 + 數(shù)字

處理器 + 傳感器
1 ?# u9 s% ]! {
圖6展示了一個集成多種芯片尺寸的異質(zhì)扇出型封裝示例：
' I7 J) F9 B9 a* t
, V* T0 \9 M  m
1 J! I0 f- ~7 [# U3 U, M圖6

/ |) M* J" S+ u5 E1 ^7 d# V) |+ R在異質(zhì)扇出型設(shè)計中，必須仔細考慮芯片放置、RDL布線和熱管理。
( g+ x0 R) \, q
可靠性考慮
" i' i* i7 [% J扇出型封裝的主要可靠性問題包括：

模塑過程中的芯片位移

翹曲

RDL裂紋/剝離

焊點疲勞

濕敏度

可靠性測試通常包括：

溫度循環(huán)

跌落/沖擊測試

濕敏等級（MSL）測試

圖7展示了溫度循環(huán)后扇出型封裝中的焊點裂紋示例：


+ P& l+ T' m  f* B7 n6 ^圖7

有限元建模通常用于分析應(yīng)力和預(yù)測可靠性，如圖8所示：
3 P% y( h7 b- _0 g2 Y
8 h1 c' r/ u( A
9 o$ U$ ?: V3 l3 `5 ]% ~) S  `: P圖8

% O* C) i) Q8 A5 @; {6 S8 h) |) D1 |新興應(yīng)用：Mini-LED顯示器
扇出型封裝的一個新興應(yīng)用是在mini-LED顯示器中。扇出型封裝允許超細間距集成mini-LED陣列。

2 U) D, B% @* Q" X: N圖9展示了使用扇出型技術(shù)封裝的mini-LED陣列示例：

; u. T  |8 p) V; h) _# D
0 P) M' q+ c$ ?% A' ^圖9

mini-LED封裝的主要優(yōu)勢包括：

超細間距能力（

改善的熱性能

更低的封裝厚度
5 A9 v) Y! z/ p0 {, y
$ |% y( A, f+ P7 D# ^圖10展示了集成在扇出型封裝中并安裝在PCB上的mini-LEDs的橫截面：
4 Z# w! f+ E! W, f1 r1 i

圖10

總結(jié)
+ u' s. _/ a# R扇出型晶圓/面板級封裝與傳統(tǒng)封裝相比，能夠?qū)崿F(xiàn)更高的I/O密度、改善的性能和異質(zhì)集成。主要方面包括：

使用臨時載體

RDL制作

芯片優(yōu)先與芯片后置方法

擴展到面板級以提高產(chǎn)量

可靠性考慮

6 c, ]# r  l& }7 I4 r像mini-LED顯示器這樣的新興應(yīng)用展示了扇出型封裝對下一代電子產(chǎn)品的優(yōu)勢。隨著傳統(tǒng)封裝的縮放達到極限，預(yù)計扇出型技術(shù)將在先進電子系統(tǒng)中發(fā)揮越來越重要的作用。

參考文獻
[1] J. H. Lau, "Fan-Out Wafer/Panel-Level Packaging," in Semiconductor Advanced Packaging. Singapore: Springer Nature Singapore Pte Ltd., 2021, ch. 4, pp. 147-228.
2 Z) A/ I/ W" w" W
- END -
: x1 p, B- s, B' j9 b: d
: _' P. B- A: l0 v2 T6 W軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點擊左下角"閱讀原文"馬上申請

! G3 }" k3 a5 R% y( [! ]歡迎轉(zhuǎn)載

轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！





關(guān)注我們

- z9 ^& `- }  V% b9 o" s

$ Z. }2 `/ d6 I+ N 6 [. z, q+ M; r$ m

$ `/ s$ Y% @7 ]  F0 c

- V% d  \- J( K5 f) U; |

                     

( I, {' j4 S! K/ g5 o
' i! q  w4 H* p0 h( Y/ s
關(guān)于我們：
1 m" Q/ z! Y' y深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
6 e' M0 X6 \6 s: s/ o
http://www.latitudeda.com/
（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）