扇出型晶圓級封裝：實現(xiàn)異構集成的關鍵技術

逍遙設計自動化

引言
1 @+ _! L- x& U5 }扇出型晶圓級封裝（FOWLP）是近年來備受關注的先進封裝技術，能夠實現(xiàn)多芯片和組件的異構集成。本文將概述FOWLP技術、關鍵工藝步驟、優(yōu)勢、挑戰(zhàn)和新興趨勢[1]。

  B: s! @% b0 Z. ]  VFOWLP簡介
FOWLP在傳統(tǒng)晶圓級芯片尺寸封裝（WLCSP）的基礎上，允許重布線層（RDL）延伸至芯片邊緣之外。這種"扇出"的RDL提供了幾個主要優(yōu)勢：

提高I/O密度和布線靈活性

改善熱性能和電氣性能

能夠集成多個芯片和無源元件

減小封裝厚度
[/ol]
圖1展示了FOWLP封裝的基本結構。
+ R1 ~, P7 V: U) D: ~  m

圖1：扇出型晶圓級封裝的基本結構示意圖，顯示RDL延伸至芯片邊緣之外。
* p3 S# d' T# h) p0 ~- `" b6 h3 `2 i

關鍵工藝步驟
FOWLP的主要工藝步驟包括：

晶圓切割：將制造好的晶圓切割成單個已知良好芯片（KGD）。

芯片放置：將KGD以特定間距拾取并放置在臨時載體晶圓上，以實現(xiàn)扇出。

模塑：注入環(huán)氧模塑料（emc）填充芯片之間的空隙，形成重構晶圓。

載體移除：去除臨時載體，露出芯片的有源面。

RDL形成：沉積和圖案化多層介電質和金屬，形成RDL。

球焊：放置焊球以實現(xiàn)二級互連。

切割：將重構晶圓切割成單個封裝。
[/ol]
) c9 {: |. I+ k- A圖2說明了這些關鍵工藝步驟。

3 S6 L0 H0 X/ N7 P$ t! V
圖2：芯片優(yōu)先、芯片面朝下FOWLP工藝流程，展示從晶圓切割到最終封裝切割的關鍵步驟。
8 K4 L) m; ^: o/ W( Q
+ _! d2 P8 V+ f7 a芯片優(yōu)先與芯片后置方法
! v' u% V5 q* K$ h/ dFOWLP有兩種主要方法：

$ V( F- \0 W' U2 u6 |$ J1. 芯片優(yōu)先：在形成RDL之前將芯片嵌入模塑料中�？蛇M一步分為：

芯片面朝下

芯片面朝上

) b+ r4 G' O. t* a& J4 O0 N$ F  l2. 芯片后置（RDL優(yōu)先）：在芯片附著之前在載體上形成RDL。
% p8 |9 y9 x4 O6 `
8 U! P7 e( u* X% a$ [( l5 f每種方法都有各自的優(yōu)勢和挑戰(zhàn)。芯片優(yōu)先方法更適用于低I/O數(shù)量的應用，而芯片后置方法更適合非常高密度的RDL。

4 _% `( l" R( k( Q2 ERDL形成
" P! ~$ _; R% W$ k! c8 ARDL是FOWLP的關鍵元素，提供扇出互連。RDL形成的主要考慮因素包括：

介電材料選擇（如聚酰亞胺、ABF）

金屬沉積和圖案化技術

通孔形成

線寬/間距能力

圖3顯示了典型多層RDL結構的橫截面。

, W2 ]" Q, U9 r1 g
圖3：FOWLP中多層RDL結構的橫截面SEM圖像，可見銅跡線和通孔。

  x  j" w3 q2 C/ f* `板級封裝
3 c3 T5 r- n- v* o  r! D為提高制造效率，正在向更大尺寸的板級扇出封裝發(fā)展。這允許同時生產更多封裝。
% _4 R' v2 U+ _* h# G# q
圖4顯示了用于扇出封裝的大型板的示例。


圖4：用作板級扇出封裝臨時載體的大型玻璃板（515mm x 510mm），可提高生產效率。
& A, T$ S( a; a' X4 P
異構集成
FOWLP的一個主要優(yōu)勢是能夠將多個芯片和組件集成到單個封裝中。這種異構集成能力實現(xiàn)了：

尺寸縮小

性能提升

成本優(yōu)化

定制解決方案

圖5說明了使用FOWLP進行異構集成的示例。


, o. `3 _: H- D! N; {圖5：在扇出基板上集成多個芯片的異構集成，展示了在單個封裝中組合不同組件的能力。

混合基板
* S$ U. C4 E2 f( f7 ^9 @) D對于非常高密度的應用，正在開發(fā)將有機中間層與建立基板相結合的混合基板。這種方法提供：
1 |) S- |" b! E

超細線/間距RDL

改善電氣性能

芯片I/O間距與PCB間距之間的橋接
% n9 j7 i* G  D, C8 R# B
" j/ ]% w/ {" R' X- z圖6顯示了混合基板的結構。
" O2 U8 Q. C9 z1 x. B  G' ~

圖6：混合基板結構，結合了具有細間距RDL的有機中間層和建立封裝基板，用于高密度異構集成。
) b3 {0 Z0 J; `. O. D% O/ ~
主要挑戰(zhàn)
' [7 r6 k8 [4 ^7 |FOWLP技術面臨的一些主要挑戰(zhàn)包括：
* D( ^1 q% [% X* ~/ B1. 翹曲控制：材料之間的CTE不匹配可能導致翹曲問題。
2. 細間距RDL形成：實現(xiàn)超細線/間距具有挑戰(zhàn)性，特別是在大尺寸板上。
8 a5 R: p  K0 C5 g3. 已知良好芯片（KGD）的可用性：獲得KGD對維持良率非常重要。
+ y9 g" |/ ?$ s4. 熱管理：對于高功率應用，散熱可能成為問題。
5. 可靠性：確保在各種使用條件下的長期可靠性。

6 g! `. @3 F- }! K2 S4 Y5 |可靠性測試
( C& }' x! x; r0 r8 ]$ u9 |( `* Y+ g1 T對FOWLP封裝進行嚴格的可靠性測試必不可少。常見的測試包括：

熱循環(huán)：評估焊點可靠性

跌落測試：適用于移動應用

濕敏度：評估封裝穩(wěn)健性
) A% B' B! _3 O  ?0 U
圖7顯示了熱循環(huán)測試結果的示例。

5 H$ ?2 J' L; i1 N; j! X
圖7：扇出封裝在熱循環(huán)條件下焊點可靠性的韋伯圖。
) G/ S9 l( l; t& B7 ]
# G* d' Q6 [( J' E仿真和建模
4 r' p2 j, J* u% y/ m有限元分析（FEA）廣泛用于模擬和優(yōu)化FOWLP設計。重點關注的領域包括：
' y  `/ V& l, O9 i

翹曲預測

應力分析

熱管理

電氣性能

圖8展示了用于熱-機械仿真的FEA模型。
1 S( v$ ~3 w) G% U. W1 k" \7 z

圖8：用于熱-機械仿真的異構集成封裝有限元模型，用于預測關鍵區(qū)域的應力和應變。
9 b5 a+ g/ t, t5 Q
新興趨勢
% s& F+ a. l5 c* wFOWLP技術的新興趨勢包括：
1. 板級封裝：轉向更大尺寸的板以提高效率。
2. Chiplet集成：在封裝中組合多個較小的芯片或"chiplet"。
3. 2.5D/3D集成：垂直堆疊芯片以增加密度。
4. 嵌入式組件：在封裝內集成無源和有源組件。
5 Q! P  B6 v, m/ x) j* I5. 先進材料：開發(fā)新的模塑料、介電質和導電材料。

應用
+ `7 k& f  `5 Q. cFOWLP在廣泛的應用領域中得到使用，包括：

移動設備

汽車電子

物聯(lián)網(wǎng)（IoT）設備

人工智能（AI）加速器

高性能計算

異構集成能力使FOWLP特別適合系統(tǒng)級封裝（SiP）解決方案。
: F- q* ?9 b2 ~/ t% c: a
結論
扇出型晶圓級封裝已成為實現(xiàn)異構集成和先進電子系統(tǒng)的關鍵技術。高密度互連、性能改善和緊湊形態(tài)因素的能力使其非常適合下一代應用。雖然仍面臨挑戰(zhàn)，但材料、工藝和設計工具的持續(xù)發(fā)展正在擴展FOWLP技術的能力。

隨著電子行業(yè)不斷要求在更小的形態(tài)因素中實現(xiàn)更高水平的集成和性能，F(xiàn)OWLP有望在滿足這些需求方面發(fā)揮越來越重要的作用。向板級封裝的趨勢和混合基板的開發(fā)正在為超高密度集成開辟新的可能性。

研究人員和制造商不斷推動FOWLP的可能性邊界，改進線/間距能力，增加板尺寸，開發(fā)新的架構。隨著技術的成熟，我們可以期待看到FOWLP在廣泛的應用領域中實現(xiàn)更先進的異構集成解決方案。

+ s0 E$ H8 {. F7 V* w" T
參考文獻
[1] J. H. Lau, "Fan-Out Technology," in Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology. Singapore: Springer Nature Singapore Pte Ltd., 2024, ch. 4, pp. 233-419.
4 O! X4 z) J/ S6 W! d' V6 M
- END -

軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用，PIC Studio都可提升您的工作效能。
+ b, a0 q  J% G' U  A1 o+ j點擊左下角"閱讀原文"馬上申請
- T& ?, @. R% G2 \5 b) X
& ^6 p4 c  ~! H4 O( D# y, G歡迎轉載
( w  f- w; D) r" h, o5 h3 ^" p
, Z/ K8 q6 x3 f7 X( M  s4 \8 `轉載請注明出處，請勿修改內容和刪除作者信息！




1 z: z0 J9 a- b% H/ A" n
+ a+ S6 {, t+ r$ W" ]' g: a關注我們

5 D0 G. j( \7 B) n9 k 6 R9 g& ]- r8 J# t

- V1 ^$ L: ?  |5 B* Q9 G3 \" ^ 1 a# I1 p7 J3 _5 v/ X- Z

& a1 }5 |9 ~5 B, V# n  k) M8 |7 ]: P

                     
+ ?) A, Z9 O4 k

( A! o2 i: G" E9 U0 J( b: }
關于我們：
- |0 R9 H3 n2 G深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導體芯片設計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設計和仿真軟件，提供成熟的設計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務，廣泛服務于光通訊、光計算、光量子通信和微納光子器件領域的頭部客戶。逍遙科技與國內外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導體產業(yè)鏈發(fā)展，致力于為客戶提供前沿技術與服務。

, i4 ^7 I9 O* ?. Jhttp://www.latitudeda.com/
（點擊上方名片關注我們，發(fā)現(xiàn)更多精彩內容）