AIP Advances | 制作低損耗絕緣體上鈮酸鋰波導的方法

逍遙設計自動化

引言
絕緣體上鈮酸鋰(LNOI)波導因其優(yōu)異的光學性能，在集成光電子技術(shù)中有廣泛應用。然而，由于鈮酸鋰(LN)的硬度高、化學惰性強，且在刻蝕過程中易產(chǎn)生材料再沉積，制作低損耗LNOI波導具有很大挑戰(zhàn)。本文基于美國國家標準與技術(shù)研究院(NIST) NanoFab設施的研究，介紹了優(yōu)化LNOI波導制作工藝的關(guān)鍵步驟和注意事項[1]。
+ P0 |+ C2 `0 t: V* m/ `' ~

. Y2 H6 l$ a1 Y" d
! f5 U7 Q! I/ l$ q
6 ?2 Y( L  I  ^; z8 t& F) B2 \掩模選擇與圖形化
選擇合適的掩模材料對獲得高質(zhì)量刻蝕結(jié)構(gòu)非常重要。雖然軟掩模(如電子束光刻膠)使用簡單，但通常會導致側(cè)壁質(zhì)量較差。硬掩模，如鉻(Cr)或二氧化硅(SiO2)，一般能產(chǎn)生更好的結(jié)果。
' x: H2 }- N0 }, m- u7 B& M# H
為圖形化波導，通常使用電子束光刻(EBL)和正性光刻膠如ZEP520A。將光刻膠旋涂到LNOI芯片上，用EBL曝光，然后顯影。對于硬掩模樣品，在涂覆光刻膠之前需要先沉積掩模材料(如Cr或SiO2)。
% n6 I& `) L: l6 V
圖1：使用ICP RIE圖形化LN的制作過程示意圖。

7 ^. D9 d3 X0 b# z" ?刻蝕過程
電感耦合等離子體反應離子刻蝕(ICP RIE)是刻蝕LN的首選方法。
該過程使用氬(Ar)等離子體物理刻蝕材料。需要優(yōu)化的關(guān)鍵參數(shù)包括：
! Y8 P* o) H* J: K  B

射頻(RF)功率：控制離子向基板加速，顯著影響刻蝕速率、深度和再沉積。

ICP功率：決定等離子體密度。
腔室壓力
氣體流量
基板溫度



5 @+ e/ W# R7 _& U, p5 v圖2：用于LN刻蝕的ICP腔室示意圖。
, h, u; G5 G( F' Y, _' [( [

6 W9 `9 s/ J$ ^* |7 c/ CRF功率優(yōu)化
" o8 ]7 L( W$ z5 m+ iRF功率是影響刻蝕和再沉積平衡的關(guān)鍵參數(shù)。在低RF功率下，再沉積材料往往積累在側(cè)壁上。隨著RF功率增加，刻蝕速率超過再沉積速率，導致側(cè)壁更干凈。

圖3：SEM圖像顯示了RF功率對使用Cr掩模樣品再沉積的影響。

然而，過高的RF功率會導致波導結(jié)構(gòu)損壞。最佳RF功率范圍通常在100-200 W之間，但可能因具體使用的ICP RIE設備而異。
( z6 k- }/ z% a+ `3 q# F9 b  l+ C
3 r4 Q6 \+ ~* N1 C再沉積物去除
即使優(yōu)化了刻蝕參數(shù)，通常仍有一些再沉積物殘留，需要通過濕法清洗過程去除。改良的RCA-1溶液(NH4OH:H2O2:H2O比例為2:2:1)加熱到85°C對此很有效。

圖4：清洗過程不同階段的LN波導SEM圖像。
) H7 o  Q, F. R* s% ~! W4 K# {5 q
清洗過程需要仔細優(yōu)化：

持續(xù)時間：清洗不足會留下再沉積物，過度清洗會損壞波導。

方向：樣品應在相對于攪拌方向的0°和90°方向上清洗。

溶液新鮮度：改變樣品方向時，應準備新的清洗溶液。
[/ol]
" {) @5 k4 E: Z! ?* d7 O4 k典型的優(yōu)化清洗過程包括每個方向15分鐘，總共30分鐘。

圖5：SEM圖像顯示了過度清洗導致的波導損壞。
0 t/ t' B/ l6 y1 m$ _7 c  }
硬掩模比較
2 {) J' X' L8 G/ L; s雖然Cr和SiO2硬掩模都能產(chǎn)生良好結(jié)果，但它們具有不同特性：

  B0 ?7 X, g; J9 q+ r( p1. 鉻掩模：

由于Cr的多晶結(jié)構(gòu)，在側(cè)壁上產(chǎn)生顆粒狀特征

與SiO2相比，通常產(chǎn)生更光滑的側(cè)壁

不太容易出現(xiàn)溝槽問題
9 j" c+ O4 ~( V! D7 c- R! n% ~
* z. \2 A" o0 {! N6 G2. 二氧化硅掩模：

可能在側(cè)壁上產(chǎn)生條紋

更容易在側(cè)壁底部產(chǎn)生溝槽

可能需要額外措施來緩解充電效應

; F( J/ ~# {( m% g; x1 \4 N4 U
' j  x( j# a- Q" f# k0 j3 w* N' Q
/ {/ R5 H. z" p: `4 j# Y圖6：比較使用(a) Cr和(b) SiO2硬掩�？涛g的LN波導SEM圖像。

( T. N' K8 s# T9 M& K) K% `6 `# V
. L0 B! ~: j! F圖7：使用(a) Cr和(b) SiO2硬掩模刻蝕的LN波導FIB-milled橫截面SEM圖像。

波導制作流程
* f( i( e- }6 M3 }6 r7 y' V; t% _% ~基于上述優(yōu)化，以下是制作低損耗LNOI波導的流程總結(jié)：

1. 基板準備：
& o& q8 M2 t4 J5 K- F# D從LNOI晶圓開始(如700 nm x切割LN薄膜在2 μm SiO2上，再在Si基板上)
1 S0 R; f) i# b4 Q. w" b使用硫酸高錳酸鉀溶液清洗基板，然后進行RCA清洗
4 O% l- Y8 y) k( ]. c& O6 t  _1 ]
" @+ j. h# o; A: E4 \* p- s8 q6 B2. 硬掩模沉積：

使用電子束蒸發(fā)沉積50 nm Cr

(替代方案：500 nm PECVD SiO2 + 10 nm電子束Cr)

3. 光刻：
5 O7 G" u, s+ U' o' [

旋涂ZEP520A電子束光刻膠

進行電子束光刻定義波導圖形

顯影曝光后的光刻膠

" }6 A+ a  J3 I: @( m4. 圖形轉(zhuǎn)移到硬掩模：
5 I, D4 R- N, m/ K1 D7 e6 k

使用ICP RIE刻蝕硬掩模層
  C) m3 D3 N; I- a1 P. h6 w2 s  T4 o3 F" L
5. LN刻蝕：

使用優(yōu)化參數(shù)進行LN的ICP RIE刻蝕：
9 `  T( q' o/ P; w% F2 e    RF功率：150 W
    ICP功率：1500 W
  O1 u* a" {0 x& V    壓力：5 mTorr
    Ar氣體流量：20 SCCM
    溫度：5°C
' |: {+ z2 t8 I$ A1 C1 \2 S( Z

使用多個短刻蝕循環(huán)，中間有冷卻期，以防止樣品損壞

6. 掩模去除：
8 B/ h# k3 s% d5 ~/ H# E. M1 Y; r

使用適當?shù)目涛g劑去除剩余硬掩模
7 [+ s- J3 v& Y( x2 X3 C1 y' F# b* `
7. 再沉積物清洗：

在加熱的RCA-1溶液中每個方向清洗15分鐘(總共30分鐘)

8. 包覆(可選)：
) v* ?! d% K- t7 C( j/ Z0 w

使用PECVD沉積2 μm SiO2作為上部包覆層
. a# r* ]2 X8 }3 q5 b
9. 端面準備：
  Z. y- v9 u, M* _

拋光端面以進行光學耦合

, T: i& n* \: j% }" D) y光學表征
為評估制作的波導質(zhì)量，光學損耗測量非常重要。典型設置包括使用錐形光纖將1550 nm激光耦合到波導中，并測量輸出功率。
) T4 g1 q1 h6 n& g- l# Y

3 U9 t& c* u( C4 @" @+ p* u6 f! b圖8：測量LNOI波導在1550 nm波長下光學損耗的實驗裝置示意圖。
1 A: h2 h" g- t5 f

! H3 i' Q+ [4 k/ ?) r+ B- O圖9：對八個相同LNOI波導進行的光學損耗測量結(jié)果。
4 p7 |- c* L  U
使用本文描述的優(yōu)化制作工藝，可以實現(xiàn)長度為4.5 mm的LNOI波導，總損耗(傳播+耦合)約為-10.5 dB。這相當于傳播損耗的上限估計約為2 dB/cm，與文獻報道的數(shù)值具有競爭力。

- q5 z; H% Y1 _7 V$ y  }9 l( M! H結(jié)論
& h. N: ]+ N1 ]: G  R9 t5 Y- b( L' M制作低損耗LNOI波導需要仔細優(yōu)化多個工藝步驟，從掩模選擇到刻蝕參數(shù)和刻蝕后清洗。作者認為通過遵循本文提供的指南，研究人員可以開發(fā)可靠的工藝來制作高質(zhì)量LNOI光電子器件，即使在共享潔凈室設施中也能實現(xiàn)。持續(xù)改進這些技術(shù)將進一步推動集成鈮酸鋰光電子技術(shù)的發(fā)展。

0 x: O: {: I/ U0 ?+ Z4 \參考文獻
% M# G7 ^% s# Q& f6 @% t  B2 N[1] CH. S. S. Pavan Kumar, N. N. Klimov, and P. S. Kuo, "Optimization of waveguide fabrication processes in lithium-niobate-on-insulator platform," AIP Advances, vol. 14,
, r8 t+ ]) Z# Y4 E
- END -

5 u5 ]- W1 S, D. s( h軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用，PIC Studio都可提升您的工作效能。
點擊左下角"閱讀原文"馬上申請
* _8 P8 N" E3 ~' V, F6 z& k6 v
歡迎轉(zhuǎn)載

轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
) p" e5 w( S/ o( V4 J




6 W' c& R7 Y+ g. f, g關(guān)注我們
, w6 m( {( j+ [' F. ~, r( p$ L

6 e# Y- Z. Z: F# r3 X* l

                     
, \. _& w9 ?- V' h) T; b. P  f

) x, ~) {) o0 u
% B0 `5 q4 A6 o: J! K# E關(guān)于我們：
4 M  v* C1 t, `! u' U深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導體芯片設計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設計和仿真軟件，提供成熟的設計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務，廣泛服務于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務。

http://www.latitudeda.com/
（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）