3D IC集成和封裝概述

逍遙設(shè)計(jì)自動(dòng)化

引言
隨著半導(dǎo)體行業(yè)不斷追求在更小尺寸中實(shí)現(xiàn)更高性能和更多功能，3D集成技術(shù)已成為有前途的解決方案。本文概述了關(guān)鍵的3D IC集成和封裝技術(shù)，包括硅通孔（TSV）、高帶寬內(nèi)存（HBM）以及各種堆疊方法[1]。

3D IC封裝
3D IC封裝指的是不使用TSV的芯片垂直堆疊。常見(jiàn)的方法有幾種：
7 L7 x4 k' B/ H( v5 z8 ]1. 鍵合：多個(gè)芯片堆疊并使用周邊的鍵合線連接。這是成熟的低成本方法，廣泛用于內(nèi)存堆疊（圖1和2）。
2 C0 x; j0 l: w; Y7 U8 r" Y

5 v; C0 u0 }; d- ]1 P圖1


  `% z: n7 H. H5 c! ^4 N4 |圖2

( b& p1 X0 i8 W  K  j8 I3 S! g2. 面對(duì)面鍵合： 兩個(gè)芯片通過(guò)微凸點(diǎn)面對(duì)面鍵合，其中一個(gè)芯片用鍵合線連接到基板（圖3）。
! Y5 J, [. S" y. _
圖3

( D1 F; J, X+ D  C' M, C3. 背對(duì)背鍵合：兩個(gè)芯片背對(duì)背鍵合，一個(gè)芯片倒裝到基板上，另一個(gè)用鍵合線連接（圖4）。

: K9 W. p* [3 ]& x( `圖4

4. 面對(duì)面鍵合加焊球： 與方法2類似，但使用焊球而不是鍵合線連接到基板（圖5）。
6 R6 h! H) P" t$ I0 N7 {4 U- ]4 t
3 d: H2 ?8 J6 ^; t$ X) t圖5

" R/ d5 _5 u$ t& ~' |: N% [5. 封裝疊加封裝（PoP）： 單獨(dú)的封裝垂直堆疊，通常底部是應(yīng)用處理器，頂部是內(nèi)存（圖6）。
9 V% ~& c0 d0 N3 x" @& S) Z
圖6

6. 嵌入式芯片： 芯片嵌入到封裝基板中（圖7） 。
+ I1 B: }- O2 C. k1 e! e1 ~
圖7
" _* c' |( F: x. i( _
/ Q1 F  F, `# H+ P$ g. ]+ B, h7. 扇出晶圓級(jí)封裝： 芯片嵌入到模塑化合物中并重新分布，以實(shí)現(xiàn)更高的I/O密度（圖8）。
8 e- l* A+ Y! p( W6 V. V3 ^
/ }2 e# u& n, @0 i: O$ I. Z0 N圖8
, u. e7 e; w* m- N4 k
# B7 w& {9 K8 G) D! h每種方法在電氣性能、熱管理、尺寸和成本方面都有權(quán)衡。選擇取決于具體的應(yīng)用需求。
( g' g3 d/ g4 Q& t1 H
使用TSV的3D IC集成
+ y0 c; U- I( q) v' h8 `" c9 n3D IC集成使用TSV在硅芯片中創(chuàng)建垂直電連接。與傳統(tǒng)封裝方法相比，可實(shí)現(xiàn)更高的互連密度和帶寬。關(guān)鍵的3D IC集成技術(shù)包括：
4 A; n2 {. k. v/ y0 m7 A' p
/ `( f* W9 z8 _9 |' z' Z. W3 Y1. 高帶寬內(nèi)存（HBM）：HBM使用TSV和微凸點(diǎn)將多個(gè)DRAM芯片堆疊在邏輯基礎(chǔ)芯片上（圖9）。與傳統(tǒng)DRAM封裝相比，可提供顯著更高的內(nèi)存帶寬。HBM對(duì)高性能計(jì)算、AI和圖形應(yīng)用非常重要。

圖9

2. 芯片疊加晶圓（CoW）堆疊： 單個(gè)芯片鍵合到包含TSV的晶圓上的芯片。用于不同類型芯片的異構(gòu)集成。
: r$ D$ V6 ]" p% h4 r+ I: J
2 b) o+ {' @1 W$ ]7 K3. 晶圓疊加晶圓（WoW）堆疊： 整個(gè)晶圓鍵合在一起，TSV提供垂直連接�？蓪�(shí)現(xiàn)很高的互連密度，但需要良好的芯片對(duì)芯片對(duì)準(zhǔn)。
  F: C1 g  m9 r- P' H! h
; _9 [2 k5 n$ X& M, e+ S4. 基于中間層的集成： 帶有TSV的中間層充當(dāng)中間基板，連接多個(gè)芯片。允許混合不同工藝節(jié)點(diǎn)和芯片類型（圖10）。
: P( _$ ]) u- [
- E! Q+ ~; F1 `$ a% K+ W% ]2 u9 M8 Z圖10

TSV制造和組裝
TSV通常使用"中段硅通孔"或"后段硅通孔"工藝制造：

中段硅通孔：TSV在前端工藝（FEOL）之后但在后端金屬化（BEOL）之前形成。

后段硅通孔： TSV在BEOL之后創(chuàng)建，可以從晶圓正面或背面進(jìn)行。
3 F* }( @; ?# ^/ U) Z
選擇會(huì)影響TSV尺寸和制造工藝流程。中段硅通孔更常用于大批量生產(chǎn)。

" `* V+ o! d+ A6 ?' @- Q: |帶TSV的3D堆疊組裝通常使用熱壓鍵合（TCB）和銅柱微凸點(diǎn)。通常使用非導(dǎo)電薄膜（NCF）或漿料（NCP）作為底填以提高可靠性。對(duì)于HBM堆疊，芯片逐個(gè)鍵合，可能限制產(chǎn)量。為解決這個(gè)問(wèn)題，已開(kāi)發(fā)出同時(shí)鍵合多個(gè)芯片的集體鍵合方法（圖11）。

' v! M7 v# ^( n5 b7 @" w圖11

+ ^. u3 g. T" w0 @先進(jìn)的3D集成：混合鍵合
3 j7 [: }0 w; y- m, h: c7 q, @8 T混合鍵合是一種先進(jìn)的互連技術(shù)，可以直接鍵合銅墊而無(wú)需焊料凸點(diǎn)。與微凸點(diǎn)方法相比，可實(shí)現(xiàn)更細(xì)間距的互連。主要優(yōu)勢(shì)包括：

更高的互連密度

改善的電氣和熱性能

減小封裝高度
4 ?- }8 r& a8 k+ Y: u4 w
混合鍵合可用于各種3D集成場(chǎng)景：
) h0 J! R8 C+ ^. O. a" O$ ?# ^; q1. 帶TSV的芯片對(duì)芯片： 一個(gè)芯片混合鍵合到另一個(gè)含TSV的芯片上（圖12和13） 。

圖12
- y1 ?" b4 y" {" H' f

圖13
7 a; r8 h. T% h' b; G  T1 t) r
2. 不帶TSV的芯片對(duì)芯片： 用于不需要TSV的應(yīng)用， 如堆疊圖像傳感器（圖14）。

  |: A3 i1 W9 @- [圖14
. _1 M0 H7 Z" O# A9 H0 M/ E
3. 芯片對(duì)晶圓：單個(gè)芯片混合鍵合到晶圓上的芯片。
/ K7 s& ^% Q2 t
4. 晶圓對(duì)晶圓： 整個(gè)晶圓混合鍵合在一起。
) i" V/ m: n( \$ w; z0 \
/ k3 ]: z; W) D, ]+ Q) |英特爾、臺(tái)積電和三星等主要半導(dǎo)體公司正在積極開(kāi)發(fā)用于大批量生產(chǎn)的混合鍵合能力。

7 u7 c/ l" @' h1 X' ^9 P! f* q/ L3D IC的設(shè)計(jì)考慮
3D集成帶來(lái)了幾個(gè)獨(dú)特的設(shè)計(jì)挑戰(zhàn)：

熱管理： 堆疊多個(gè)有源芯片會(huì)增加功率密度并可能導(dǎo)致熱點(diǎn)。需要仔細(xì)進(jìn)行熱分析并可能使用熱TSV。

供電： 為堆疊中的所有芯片提供穩(wěn)定電源需要考慮TSV的電阻和電感。

測(cè)試： 需要新的測(cè)試策略來(lái)有效測(cè)試部分組裝的3D堆疊并隔離缺陷。

信號(hào)完整性： TSV和微凸點(diǎn)引入了新的寄生效應(yīng)，必須建模和管理。

機(jī)械應(yīng)力： 材料之間熱膨脹系數(shù)（CTE）的差異可能導(dǎo)致翹曲和可靠性問(wèn)題。

成本： 3D集成工藝增加了成本，必須權(quán)衡性能和尺寸優(yōu)勢(shì)。
# A' N5 x3 A9 |  N% K[/ol]
" G& {( G$ K7 l( x$ a& k' j' x7 ?/ M能夠處理多芯片場(chǎng)景和TSV/微凸點(diǎn)模型的先進(jìn)封裝設(shè)計(jì)工具對(duì)成功開(kāi)發(fā)3D IC非常必要。

應(yīng)用和未來(lái)展望
, J: b- f* U  z5 N/ j% v* u* k* ~3D集成技術(shù)在幾個(gè)關(guān)鍵應(yīng)用領(lǐng)域得到越來(lái)越多的采用：
1. 高性能計(jì)算： HBM和先進(jìn)的邏輯疊加邏輯堆疊，用于提高內(nèi)存帶寬和降低延遲。
: v: Y; K  R: ?) U0 p2. 移動(dòng)設(shè)備： PoP和內(nèi)存疊加邏輯堆疊，用于減小尺寸和提高性能。
- e; q- V8 G: U4 e7 E: ~3. 成像： 具有單獨(dú)感應(yīng)和處理層的堆疊圖像傳感器。
) z2 A$ |/ X) C* F/ y: H4 ?. e4. 異構(gòu)集成： 結(jié)合不同工藝節(jié)點(diǎn)甚至不同半導(dǎo)體材料（如硅和III-V化合物）的芯片。
2 e0 i6 n) V  m- {3 R4 h
隨著傳統(tǒng)硅縮放變得更具挑戰(zhàn)性和昂貴，3D集成預(yù)計(jì)將在繼續(xù)實(shí)現(xiàn)類似摩爾定律的整體系統(tǒng)性能和功能縮放方面發(fā)揮越來(lái)越重要的作用。
5 M( j' y; t% p1 C) A, s正在進(jìn)行的研究和開(kāi)發(fā)的關(guān)鍵領(lǐng)域包括：
7 T9 C. N8 N  t

更細(xì)間距的TSV和微凸點(diǎn)

改進(jìn)的熱管理技術(shù)

增強(qiáng)的設(shè)計(jì)工具和方法

用于提高可靠性和性能的新材料

通過(guò)改進(jìn)制造工藝降低成本
+ l7 y2 M% W2 j2 [# r
結(jié)論
3D IC集成和先進(jìn)封裝技術(shù)為在傳統(tǒng)2D縮放之外繼續(xù)提高電子系統(tǒng)性能、功能和尺寸提供了很有前途的途徑。盡管仍然存在挑戰(zhàn)，特別是在熱管理和成本方面，但潛在的好處正在推動(dòng)這些技術(shù)的快速發(fā)展。隨著生態(tài)系統(tǒng)的成熟，可以期待看到3D集成在廣泛應(yīng)用領(lǐng)域的領(lǐng)先半導(dǎo)體產(chǎn)品中變得越來(lái)越普遍。
+ |' A! ~) g0 \) p
參考文獻(xiàn)
9 B. w" a! J, L% @8 q1 u0 K[1] J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.
# c% m; l1 f/ \0 Q& N
- END -
( m4 X' D" `& d6 z. a. i
軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)

2 \' c( n2 b% b- W, v歡迎轉(zhuǎn)載

7 X" {; p4 y/ t7 i! o3 v+ z4 M9 h轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！
$ @" G( q1 D9 U% @; H; e# l




9 u, v7 g; W+ r+ I$ \, L& y關(guān)注我們

2 ^. a+ d. h' i  E# @ 6 v( U0 G6 H7 l, K0 K5 s

/ s, a1 c9 Y# N6 g

- N0 |! n. E4 Q3 |" f$ {7 F

                     
4 d% L; x6 w/ {% X& a
$ H: S" b# L2 l; G. G

關(guān)于我們：
- r! L, O" r. d9 a% q* v, w深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

, Z, S0 B3 |; t# x' W* h# }http://www.latitudeda.com/
* a0 f) j# ]2 J& ?（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）