【芯片設計】從RTL到GDS（十）：I/O and Pad Ring

倒序瀏覽 · 發(fā)表于昨天 12:03

在前面的文章中，我們已經(jīng)完成了布局布線了。接下來我們將討論I/O和Pad Ring。以下是本篇文章的Outline。

1、A bit about Packaging首先讓我們從封裝開始講起。

大家有沒有思考過一個問題，一個芯片本身，它能直接拿來用嗎？實際上肯定是不可以的，大家都見過芯片，芯片并不是光禿禿的放在那里。其一般是封裝好以后才能夠進行使用。這就引出了一個話題，我們是如何將信號傳出芯片的呢？
實際上這個過程很復雜，芯片上設有I/O電路，通過綁定線接入封裝，最終連接到電路板，完成整個過程以后我們得以將芯片和外部環(huán)境進行連接。
一旦離開芯片本身，我們就會碰到長導線，長導線意味著大量的延遲、電容和電感。這里的量級和芯片內(nèi)部截然不同，要大得多得多。我們可以使用更粗的導線，從而降低電阻，并且外部空間相比芯片內(nèi)部就沒有那么擁擠了，我們可以靈活應用芯片外部的空間。
連接芯片和外部世界的Interface，我們稱之為IC封裝。我們看下面這個圖的右下角部分，藍色的那個代表芯片。所有的連接都通向基板上的一部分，通過bond wires進行連接�；疑牟糠譃槊�，確保所有元件穩(wěn)固定位。

所以，到底什么是封裝呢？聽上去只是一個包裝一樣，但實際上非常重要。其有可能是整個產(chǎn)品中最昂貴的一部分。
我們看一下封裝的一些屬性。通過封裝可以對芯片提供物理溫度和電氣保護。它采用物理連接的方式，將芯片和board連接在了一塊，同時連接的也有電氣信息。其保護芯片免受外部高壓影響，同時還提供了熱隔離。下圖的右上角我們可以看到封裝和芯片的一個電路連接示意圖。
封裝要求分為五個類別：
Electrical：我們需要討論芯片所有連接的電容、電阻、電感以及阻抗調(diào)諧問題；
Interface：我們需要大量的IO引腳，用于連接芯片外部的各種各樣的接口；
Mechanical：我們還有機械方面的要求，即對于芯片本身以及其外部世界連接的焊點所采取的保護措施，同時這些保護措施要和PCB兼容；
Thermal：熱量如何從芯片排放出去；
Cost：滿足要求的情況下越低越好；（封裝占成本的很大一部分）

我們看一下典型的芯片封裝：
DIP（Dual In-line Package）：雙排直插封裝，適合在PCB上穿孔焊接，操作方便。但是其體積較大，引腳數(shù)有限，主要適用于一些中小規(guī)模的集成電路。以前學數(shù)字電路的時候教學芯片一般都用這個。隨著電子技術的發(fā)展，高端芯片往往采用更先進的封裝技術。
QFP（Quad Flat Package)：四側扁平式封裝，QFP封裝的芯片引腳之間距離很小，引腳很細。芯片面積與封裝面積之間的比值較小。用這種形式式封裝的芯片必須采用SMD（表面安裝設備技術）將芯片與主板焊接起來。采用SMD安裝的芯片不必在主板上打孔，一般在主板表面上有設計好的相應引腳的焊點。將芯片各引腳對準相應的焊點，即可實現(xiàn)與主板的焊接。用這種方法焊上去的芯片，如果不用專用工具是很難拆卸下來的。
PGA（Pin Grid Array）：插針網(wǎng)格式封裝，PGA封裝在芯片的內(nèi)外有多個方陣形的插針，每個方陣形插針沿芯片的四周間隔一定距離排列，安裝時，將芯片插入專門的PGA插座（Socket），便于安裝和拆卸；適用于需要高引腳數(shù)的應用。
BGA（Ball Grid Array）：球柵陣列封裝，BGA封裝在芯片底部制作出球形凸點，以代替引腳，用于表面貼裝。優(yōu)點：提供了更高的I/O引腳數(shù)和更好的電熱性能；適用于高密度、高性能的集成電路封裝。

當然這里只是簡單介紹一下，芯片封裝是一個完整的產(chǎn)業(yè)，很大的topic，感興趣的朋友可以搜索相關的內(nèi)容。對于設計人員而言，簡單了解，大概掌握不同封裝的優(yōu)缺點即可。

我們接著看IC和封裝是怎么連接起來的。有兩種典型的方式：
Wire Bonding（引線鍵合技術）：具體看這篇文章，愛在七夕時：半導體封裝Wire Bonding 打線邦定（引線鍵合技術）的詳解；
Flip Chip（倒裝芯片）：如下圖所示，將芯片翻轉(zhuǎn)過來蓋上去，加熱基板，焊料凸點就會連接起來。（有點像BGA，但現(xiàn)在焊錫球就位于芯片本身上）。相比于傳統(tǒng)的Wire Bonding只能連接到邊緣而言，采用倒裝芯片的方式可以將焊點置于芯片中央，并且連接進去。和金屬層緊緊連接，顯然這種方式獲得的電氣特性會更好更穩(wěn)定。

我們看下圖，我們的芯片周圍的黃色金屬，那些就是PAD。這是我們后面將要討論的IO。其通過Bonds連接到封裝內(nèi)部的相關連接點上。同時要注意以下要求：
Bond Wires不能交叉；
要保持一定大小的最小間距，不能太��；
不能讓角度太大，長度太長；

2、Input/Output Circuits所以怎么和Bonding Wire連接在一起呢？對于Wire Bonding和Flip Chip兩種封裝方式而言，是不一樣的。以Wire Bonding為例，我們需要使用金屬Pad。
我們基于這個Pad，將芯片本身和封裝的引腳通過Wire Bonding連接在一起。這里的Pad的面積通常比較大，要足夠讓線“著陸”。

這又引出一個話題，那就是怎么連接到金屬PAD？那就是通過I/O電路！很多時候我們將I/O電路和金屬PAD統(tǒng)稱為I/O。對于I/O電路有以下要求：
能夠驅(qū)動大負載；
確保電壓的一致性；
低開關噪聲；
靜電放電保護；
基于這些要求，我們要設計相應的I/O電路。從邏輯上來說很簡單，實際上我們設計的就是一種Buffer。

我們來看一下I/O單元的分類。這里我們只關注標準I/O Libraries。分別是數(shù)字部分、模擬部分和電源供應部分。

2.1、Digital I/O Buffer我們來看一看數(shù)字I/O Buffer。我們可以看到，其對外的接口為PAD�；诖丝梢宰鳛檩斎胍部梢宰鳛檩敵�。如果作為輸入的話，PAD連過來驅(qū)動DOUT，這是沒有問題的。但如果作為輸出的話，我們要考慮多驅(qū)的問題，為此我們使用一個輸出使能信號，該信號使能的時候代表用PAD作為輸出。
由于驅(qū)動能力要求很高，我們需要非常非常非常大的反相器鏈來增加驅(qū)動能力。此外，我們看下圖中那個反相器，我們一定不能讓NMOS和PMOS同時導通，短路電流會非常大，這是不能接受的。

當我們考慮將緩沖器作為輸入來使用的時候，必須要考慮到靜電放電保護。其在整個芯片流程中非常重要，是很關鍵很關鍵的可靠性問題。如果不做相應的保護，靜電的高電壓作為輸入，非常有可能燒毀芯片。
我們采用的方法稱為二極管鉗位。如果沒有這個二極管，當高電壓進來的時候，會同時擊穿NMOS和PMOS，導致芯片燒毀。但如果有這個二極管，高電壓進來的時候，會導通這個在正常情況下處于反向偏置的二極管，相當于把電流給引走了（KCL定律）。如果是正電壓，導通上面那個二極管，否則導通下面這個二極管。無論哪種情況，都可以避免電流進入反相器。
同時我們一般會采用分級策略，有一個主ESD保護和一個次ESD保護。主ESD的二極管非常大，其偏置電壓相應也很大，如果電壓很大，它會hold住這個電壓。但如果電壓不大，就可以讓次ESD應付就足夠了。次ESD開啟時間相比主ESD快得多，可以快速導通。

2.2、Analog I/O Cell我們接著看模擬I/O。其用于傳輸模擬信號，簡單來說，是一根線。但是可以提供一定程度的ESD保護。具體的可以看下圖，很簡單。

2.3、Power Supply CellPower Supply Cell實際上也是模擬Cell。我們都知道電源電路實際上是模擬電路，這里也是一樣的。對于這種模擬信號，我們不希望通過數(shù)字部分進行AD轉(zhuǎn)換。我們需要的僅僅是一根導線。
但這里的導線采用I/O ring的方式，具體可以看下圖。通過這種環(huán)形的方式，我們只要將IO Pad放在下圖IO Cell那個灰色框框類似的位置。就可以接入四種電壓。通過和相應的電源軌道短接，便可以為整個芯片進行相應的供電。我們會有很多個這樣的IO Pad，具體取決于芯片需要多少電流。

同時切換輸出SSO，是一個指標，其反映了信號切換從開始到完成的時鐘周期。我們假設有64-bit輸出信號。如果某一個時刻這些信號全部從0變成1，這樣就會有許多許多的電流要驅(qū)動或者吸收。這樣就會引起電壓降，進而影響電路的工作。這是一個和頻率無關的問題�；赟SO指標，我們可以確定需要的IO電源數(shù)量。即應對這種極限的情況也要有足夠的電流量。
有一點指的一提，如果VDD和VDD_IO的電壓相同，我們?nèi)匀粫䦟⑵鋭澐譃閮蓚€獨立的電壓域。為什么？
假設我們芯片內(nèi)部有一個工作核心，其以1V的電壓進行工作，由于其工作負載很大，因此其對噪聲非常敏感。如果其和I/O也在一個電壓域，那么其也要驅(qū)動外部負載，當特定的情況出現(xiàn)，比如64-bit輸出信號全部從0變成1，其電流會突然變化，進而因此很大的電壓降。電壓下降會導致其對噪聲更加無法承擔。所以我們希望盡可能劃分獨立電壓域，這樣即使IO發(fā)生大規(guī)模Switch，仍然可以保證內(nèi)部的工作核心不受噪聲影響。

我們來看一下Power相關的I/O design指導思想，具體的看下面的文字即可。

接下來看一下Pad Configuration。最典型的PAD是如之前見到一樣，按照順序規(guī)整的排列下來。但很顯然，每一側的長度直接決定了我們能夠在芯片邊緣上放置多少I/O Pad。
為了緩解這一問題，可以使用交錯陣列的方式，錯開排列。具體的可以看下圖的右下角。

還有更加優(yōu)化的方法，大家直接看圖即可。

3、System in Package(SiP)接下來我們看一下什么是SiP。

SiP的思想和SoC很像，有關SoC可以看下面這個專欄（點擊閱讀原文）。SiP是一種封裝技術，將多個芯片，即多個獨立的硅器件，集成到一個單一的封裝中。比如下圖右上角，可以看到中間有一個芯片，周圍還有別的芯片環(huán)繞。其還可以使用混合工藝，與非CMOS設備緊密結合等等。

最初的SiP解決方案為MCM即多芯片模塊，這一技術至今仍然非常流行。其實際上就是將多個硅設備組裝在一張有機基板上的過程。下圖是兩種不同的方式，一種方式是將兩個芯片綁定在同一基板上，然后將他們一起封裝。
另一種方式是將兩個芯片疊放在彼此之上，并進行綁定，可以實現(xiàn)更短的互連。

更加新的方式是采用Silicon Interposer。這種方式我們將多個硅設備放置在一個無源硅載體上，其本身就是一個芯片。內(nèi)部擁有多種不同的布線軌道，使我們能夠?qū)崿F(xiàn)芯片間的互連。
其采用了TSV技術，幫助我們在不同芯片和基板之間建立連接。其相比MCM可以提供更加密集的連接方式。

我們看一個典型應用，HBM。現(xiàn)在的GPU和高性能系統(tǒng)等，對帶寬的要求非常大，帶寬的速度跟不上運算的速度，這就是所謂的存儲墻限制。
HBM技術將多個DRAM進行堆疊，采用硅通孔和微凸塊將裸片進行連接，如下圖所示。具體可以看看這個視頻（點擊閱讀原文）。

系列文章入口——

【芯片設計】SoC 101（一）：緒論

【芯片設計】FIFO漫談（零）從無處不在的FIFO開始說起

【芯片設計】計算機體系結構（一）虛擬內(nèi)存

【芯片設計】深入理解AMBA總線（零）緒論

【芯片設計】握手協(xié)議的介紹與時序說明

【芯片設計】復位那些小事 —— 復位消抖

【芯片設計】快速入門數(shù)字芯片設計（一）Introduction

【芯片驗證】UVM源碼計劃（零）下定決心讀源碼前的自測環(huán)節(jié)

【芯片設計】異步電路碎碎念（一）到底什么是異步電路

【芯片設計】從RTL到GDS（一）：Introduction

其他文章鏈接——

【芯片驗證】sva_assertion: 15道助力飛升的斷言練習