高速存儲器接口IBIS建模中的挑戰(zhàn)與解決方案

逍遙設(shè)計自動化

引言
高速存儲器接口已發(fā)展到支持?jǐn)?shù)千兆比特每秒(Gbps)的數(shù)據(jù)傳輸率。這種發(fā)展為存儲器接口的有效建模帶來了多種挑戰(zhàn)，特別是在IBIS（輸入/輸出緩沖信息規(guī)范）模型方面。本文探討了高速存儲器接口模型開發(fā)中的主要挑戰(zhàn)和相應(yīng)解決方案，重點關(guān)注封裝建模和均衡器實現(xiàn)。

圖1：展示了高速存儲器接口中IBIS模型的主要挑戰(zhàn)，突出顯示了封裝模型和均衡器模型的挑戰(zhàn)。

封裝模型的挑戰(zhàn)與解決方案
6 z) S) g% X4 j; `+ |" g7 H$ W存儲器接口日益復(fù)雜，在封裝建模方面引發(fā)了多個挑戰(zhàn)。目前支持Touchstone格式的模型主要分為兩類：互連模型和EMD（電氣模型數(shù)據(jù)）。每種方法都有各自的優(yōu)勢和局限性，需要仔細(xì)權(quán)衡。

圖2：互連模型和EMD的比較表，顯示了在多重連接、EDA工具支持、顯示實現(xiàn)和文件路徑規(guī)范方面的優(yōu)勢和限制。
4 }) }* f" I" I1 N" w
封裝建模中的主要挑戰(zhàn)之一是有效支持多重連接。這在涉及多芯片封裝的情況下尤為明顯。雖然互連模型使用廣泛，但在處理多重連接方面存在局限性。
3 r; v# I" ^% ?0 S7 f
# g7 H2 _4 i) I: A) b3 w) l8 u圖3：互連模型和EMD在多重連接支持方面的對比圖，展示了各自在處理多芯片封裝時的優(yōu)勢和局限性。
: t, j/ L( t8 v3 P1 A! Z4 G( o
封裝模型的實現(xiàn)和可視化也是一個重要挑戰(zhàn)。這些模型在EDA工具中的顯示和處理方式會顯著影響設(shè)計過程中的可用性和有效性。

: ?4 v7 S% y& r3 `3 K/ ]6 {$ I圖4：互連模型和EMD的顯示實現(xiàn)對比，展示了在具有多個封裝實例的pcb設(shè)計中封裝的可視化方式。
  x7 z- ^, |, f
3 \* a- j" ]8 M0 P  `均衡器模型的挑戰(zhàn)
- A8 E) R! B0 @! XDDR規(guī)范中引入均衡器帶來了新的建模復(fù)雜性。特別關(guān)注的是判決反饋均衡器(DFE)，其使用外部時鐘信號(DQS)運作，而非SerDes實現(xiàn)中使用的時鐘和數(shù)據(jù)恢復(fù)(CDR)系統(tǒng)。

圖5：DDR DFE和SerDes DFE架構(gòu)的對比圖，突出顯示了時鐘實現(xiàn)的差異。
+ U. `7 C+ V: V) c; p
基于雙尾鎖存型電壓感應(yīng)放大器(DTSA)的DFE實現(xiàn)引入了額外的建模挑戰(zhàn)。這些實現(xiàn)使用動態(tài)放大器作為加法器，在信號處理和分析方面與傳統(tǒng)線性放大器有顯著差異。

$ n" L0 Q7 a& X圖6：展示DTSA基礎(chǔ)DFE架構(gòu)和探測點挑戰(zhàn)的技術(shù)圖。
# ^0 _$ s9 {* g$ Y$ `8 w
9 L; e$ T4 o+ _- }$ q& V隨著存儲器接口的復(fù)雜性增加，S參數(shù)模型的文件大小管理也面臨挑戰(zhàn)。隨著數(shù)據(jù)速率提高和并行接口變得更加復(fù)雜，提取的S參數(shù)文件大小顯著增長。這種增長需要仔細(xì)考慮磁盤使用、分析時間以及模型精度與文件大小之間的權(quán)衡。

當(dāng)前建模環(huán)境中，Touchstone和IBIS-ISS文件的路徑規(guī)范也是一個挑戰(zhàn)。雖然IBIS規(guī)范提供了文件位置規(guī)則，但由于缺乏明確的路徑設(shè)置描述，導(dǎo)致在不同EDA工具中的實現(xiàn)不一致。這種不一致可能導(dǎo)致兼容性問題，使模型集成過程變得復(fù)雜。
. O: |) ?( j7 t0 Y+ E$ \
8 r4 M% J# f; t& w針對這些挑戰(zhàn)，提出了以下解決方案：

提升互連模型以支持與EMD相當(dāng)?shù)亩嘀剡B接能力，為復(fù)雜封裝配置建模提供更大靈活性。

制定清晰的封裝模型指南并促進(jìn)行業(yè)采用，確保實現(xiàn)一致性和更廣泛的工具支持。

建立統(tǒng)一的文件路徑描述規(guī)范，消除歧義并提高不同EDA工具間的兼容性。

為基于DTSA的DFE實現(xiàn)開發(fā)新的建模方法，可能包括數(shù)字信號的通過/失敗判定方法。
  @1 i* n. b& s5 y[/ol]
8 x' u+ W' s7 Y, P5 B6 v基于DTSA的DFE建模提出了獨特的挑戰(zhàn)，需要創(chuàng)新解決方案。在處理動態(tài)放大器時，傳統(tǒng)的模擬信號探測方法變得問題重重，因為輸出可能不提供適合分析的探測點。這種限制要求在均衡化之前探測輸入信號，或者處理切片器的數(shù)字信號輸出。

IBIS開放論壇和EDA模型專業(yè)委員會繼續(xù)致力于解決這些挑戰(zhàn)。未來的發(fā)展可能包括處理外部時鐘驅(qū)動均衡器的新規(guī)范，以及改進(jìn)的大型S參數(shù)文件管理方法。行業(yè)重點仍然是開發(fā)更高效、更準(zhǔn)確的模型，同時保持與現(xiàn)有工具和工作流程的兼容性。
" ?- {4 u9 m9 Q- V" ?, y
參考文獻(xiàn)
[1] M. Yoshitomi, "Challenges and Proposals in Developing Models for High-Speed Memory Interface," KIOXIA Corporation, Design Technology Innovation Div., 2024.

, W" w- S2 h* Y$ X, z8 U/ s7 oEND
5 u5 e* \; P# {3 `: R+ s* a3 P

5 N4 B+ [0 b8 ?3 i軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
: Q$ T: ~5 A7 u7 ^- c點擊左下角"閱讀原文"馬上申請
# T5 x3 X, v6 q1 H, L& {8 ^+ M
- e2 c" ?6 C' p; g) f0 O, Z2 ~7 Q歡迎轉(zhuǎn)載

轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
5 P: p" N- {+ @% C* M- b: {
# R0 n: T' J- F2 p7 W


, c1 r1 C; `5 a% {, e  _; w, ^
關(guān)注我們
& n6 d- i2 I  v! {6 B
                     
4 t9 ]; v0 n* {% a* Y  j6 L
9 M* ?  u$ A  j6 b
5 @; `  S6 O1 T5 f! [7 B
關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

http://www.latitudeda.com/
（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）