電子產(chǎn)業(yè)一站式賦能平臺

PCB聯(lián)盟網(wǎng)

搜索
查看: 3076|回復: 0
收起左側

基于Zynq-7000高速數(shù)據(jù)采集解決方案

[復制鏈接]

678

主題

902

帖子

8293

積分

高級會員

Rank: 5Rank: 5

積分
8293
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2018-6-7 10:01:44 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
Zynq-7000是Xilinx推出的一款全可編程片上系統(tǒng)(All Programmable SoC)。3 [6 T% w3 v5 y8 P3 ]3 `
Zynq-7000 器件配備雙核 ARM Cortex-A9 處理器,該處理器與基于 28nm Artix-7 或 Kintex®-7 的可編程邏輯集成,可實現(xiàn)優(yōu)異的性能功耗比和最大的設計靈活性。Zynq-7000 具有高達 6.25M 的邏輯單元以及從 6.6Gb/s 到 12.5Gb/s 的收發(fā)器,可為多攝像頭駕駛員輔助系統(tǒng)和 4K2K 超高清電視等大量嵌入式應用實現(xiàn)高度差異化的設計。
# F0 w8 ~' \% R: G7 a) H/ D* ]Zynq-7000 SoC 系列集成 ARM 處理器的軟件可編程性與 FPGA 的硬件可編程性,不僅可實現(xiàn)重要分析與硬件加速,同時還在單個器件上高度集成 CPU、DSP、ASSP 以及混合信號功能。Zynq-7000 系列包括單核 Zynq-7000S 器件和雙核 Zynq-7000 器件,是單位功耗性價比最高的全面可擴展的 SoC 平臺,可充分滿足您的獨特應用需求。
) k, ~' O$ a3 b2 \1 x* h) IZynq-7000系列產(chǎn)品特性:
0 B; d: D" D' U: w% `1.更智能 & 優(yōu)化 & 最安全的解決方案
2 p# x$ K3 F. {& h. r8 k0 [0 Z" a實現(xiàn)差異化、分析和控制功能的創(chuàng)新型 ARM + FPGA 架構+ ]) \9 k) `& z. x
巨大的 OS、中間件、協(xié)議棧、加速器和 IP 生態(tài)環(huán)境1 v0 G( t5 R9 l! l* U9 B. e1 W
多級別的軟硬件安全
( v/ A! i, C  q" z4 K2.無與倫比的集成、高性能和低功耗
% }$ E# d' H0 x通過集成功能交付實際上的全可編程平臺
5 B- \  K, l3 }: c1 J  |7 \通過精心優(yōu)化的架構提供系統(tǒng)級性能% n! C& h- X7 |2 A* F
為交付最低系統(tǒng)功耗而精心設計1 S" N0 ~) b+ J1 w2 e) h
3.業(yè)經(jīng)驗證的高效生產(chǎn)力
5 i0 d5 C7 S' l# }3 H最靈活、可擴展的平臺,實現(xiàn)最大重復使用和最佳 TTM
/ ^& V* n* Z" z" g+ R& P+ I行業(yè)領先設計工具、 C/C++、Open CL 設計抽象
$ z3 }) B4 n. h" O0 r  o( _1 C最豐富的軟硬件設計工具、SoM、設計套件和參考設計產(chǎn)品組合
, u8 Z- J2 F9 \+ P9 c6 ]  T3 PXilinx Zynq-7000 資源框圖如下:: [; f  I+ n5 |- S! b2 y: t0 F4 z

' i$ t# `7 }9 T& f- p8 L基于 Xilinx Zynq-7000 SoC 系列架構,廣州創(chuàng)龍設計了一款適用于高速數(shù)據(jù)采集處理的核心板SOM-TLZ7xH,采用沉金無鉛工藝的 14 層板設計。
) ]/ b9 X' [0 w9 J1.核心板簡介:
+ W. e& Q: P$ m3 @ 基于 Xilinx Zynq-7000 SoC 高性能處理器,集成 PS 端雙核 Cortex-A9 ARM + PL 端 Kintex-7 架構可編程邏輯資源;/ O2 G2 E7 o  M- @; N( ~; x
 PS 端 512KByte L2 Cache,256KByte On-Chip Memory,XC7Z035、XC7Z045 和 XC7Z100 管腳 pin to pin 兼容,主頻可高達 1GHz;
4 o) ^. Y' h3 ~! ` 支持 USB 2.0、SDIO、千兆以太網(wǎng)、PCIe 等多種高速接口,同時支持 I2C、SPI、UART等常見接口;
( B$ V3 r. {7 t2 _ 支持兩路 12bit MSPS ADCs,多達 17 個差分輸入通道;4 g: V4 d  G. R5 }* {% c0 }) b& }- P
 多達 54 個復用 I/O 引腳(MIO),用于外設引腳分配;
2 {! b( J5 z) E/ A% B PS 端可通過 EMIO 配置 PL 端 IO,支持共享內(nèi)存,支持 PS 端和 PL 端數(shù)據(jù)協(xié)同處理;
/ v$ E  A1 s0 ` PL 端可編程邏輯單元數(shù)量區(qū)間為 275K-444K,內(nèi)部集成的 Block RAM 可達 26.5Mbit,8 對高速串行收發(fā)器,每通道通信速率高達 12.5Gbit/s;1 n* h! x/ m" g7 b' A  m2 Z9 K4 k7 d
 可通過 PS 端配置及燒寫 PL 端程序,且 PS 端和 PL 端可以獨立開發(fā),互不干擾;. d0 _5 v) H; h  G* x) U5 [  C
 核心板大小為 100mm*75mm;0 e3 r# w( a7 D1 E! u# z6 i
 連接穩(wěn)定可靠,采用工業(yè)級精密 B2B 高速連接器,防反插,保證信號完整性;
: |3 R7 n3 p3 y% b7 p9 D

# K: Q  X4 ^. }; ^2. 典型運用領域
, Z2 I$ k0 I* |. s 電機控制
9 l+ a% e3 v& g0 X 醫(yī)療設備
6 r, i- e% b& |- C7 {* _0 x 雷達聲納& j; g8 j! K. x, M
 電力采集7 }+ \  n" A" f" e4 v' R6 p
 機器視覺+ o9 y9 p- A5 [
3.硬件框圖
* J- I+ H" s: y9 j

. U7 K/ p% y& V. y: P4.硬件參數(shù)
; j- g7 p8 I2 s! z& P
& `$ a- V1 V+ I- [) ^5.開發(fā)資料. ]' S4 @% d5 u" }
(1) 提供核心板引腳定義、可編輯底板原理圖、可編輯底板 PCB、芯片Datasheet,縮短硬件設計周期;
- b) Y4 U3 v5 d$ K/ M  T* J2 b9 r(2) 提供系統(tǒng)燒寫鏡像、內(nèi)核驅(qū)動源碼、文件系統(tǒng)源碼,以及豐富的 Demo 程序;
: K1 k: {3 J" |8 g8 h9 r(3) 提供完整的平臺開發(fā)包、入門教程,節(jié)省軟件整理時間,上手容易;
* f. E/ Z$ l/ B) r7 U(4) 提供詳細的異構通信開發(fā)教程,很好的解決開發(fā)瓶頸;
; o6 M6 r+ C8 M$ G* [" \(5) 提供基于 Qt 的圖形界面開發(fā)教程。
9 \2 I) H$ W; d% O
5 i# v" ~) s3 v- |

* {: h8 H9 q" `: [想要了解更多可以點擊鏈接:http://www.tronlong.com/
* O, d: X  u2 d6 w" S

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有賬號?立即注冊

x
嵌入式DSP、ARM、FPGA多核技術開發(fā),學習資料下載:http://site.tronlong.com/pfdownload
回復

使用道具 舉報

發(fā)表回復

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則


聯(lián)系客服 關注微信 下載APP 返回頂部 返回列表