Xilinx Zynq-7000 SoC高性能處理器的底板B2B連接器、晶振

peng85246

TLZ7x-EasyEVM是廣州創(chuàng)龍基于Xilinx Zynq-7000 SoC設(shè)計(jì)的高速數(shù)據(jù)采集處理開發(fā)板，采用核心板+底板的設(shè)計(jì)方式，尺寸為160mm*108mm，它主要幫助開發(fā)者快速評(píng)估核心板的性能。

核心板采用12層板沉金無(wú)鉛設(shè)計(jì)工藝，尺寸為62mm*38mm，引出PL端和PS端全部可用資源信號(hào)引腳，降低了開發(fā)難度和周期，以便開發(fā)者進(jìn)行快捷的二次開發(fā)使用。

底板采用4層無(wú)鉛沉金電路板設(shè)計(jì)，為了方便用戶學(xué)習(xí)開發(fā)參考使用，下面引出了各種常見的硬件說(shuō)明。現(xiàn)創(chuàng)龍全系列產(chǎn)品免費(fèi)試（C2000/C6000/DaVinci/Sitara、Xilinx SPARTAN/ARTIX/KINTEX/ZYNQ）詳情請(qǐng)點(diǎn)擊創(chuàng)龍官網(wǎng)

底板B2B連接器

開發(fā)板使用底板+核心板設(shè)計(jì)模式，通過4個(gè)80pin、合高4.0mm的B2B連接器對(duì)接，其中底板CON0A和CON0D為母座，CON0B和CON0C為公座，以下為底板各個(gè)B2B的引腳定義：（數(shù)據(jù)手冊(cè)見Datasheet目錄）

晶振

核心板的PS端，晶振為33.3MHz，如下圖所示：

核心板的PL端，晶振為25MHz，配合時(shí)鐘芯片產(chǎn)生200MHz到CPU Y6/Y7腳與K17/K18腳，如下圖所示：（引腳說(shuō)明見《SOM-TLZ7x核心板引腳說(shuō)明》）

( \1 y, g1 \% M% ?1 n4 V