Kintex-7、Zynq-7045/7100評(píng)估板如何實(shí)現(xiàn)FPGA的兩種SDI視頻方案（GTX+外接芯片）

peng85246

前言

! M8 W) E& D( j7 y, ~5 p

% `; B) \) w4 _2 ?4 D+ Z+ N( M+ j2 ^SDI接口，全稱是“數(shù)字分量串行接口(Serial Digital Interface)”。按速率可分為標(biāo)準(zhǔn)清新度SD-SDI、高清標(biāo)準(zhǔn)HD-SDI和3G-SDI，其對(duì)應(yīng)速率分別是270Mb/s、1.485Gb/s和2.97Gb/s。目前在航空航天、軍事、醫(yī)療、交通等領(lǐng)域，SDI的應(yīng)用廣泛度僅次于CameraLink接口。
6 K. J+ o  X/ F& K/ P
​
5 {% b+ Y; @& F) r% w! c$ g; A

7 B+ f2 z. q" D7 n6 k1 m0 Y# j/ h
& @# i, E6 v: B. f5 \8 l
. e# r+ L# ~0 J* x! U5 a$ S+ pSDI接口優(yōu)勢：
(1) 消耗GTX更少，消耗IO更少
如果使用GTX總線，僅需1對(duì)GTX，而HDMI則需要3對(duì)GTX。CameraLink接口由于走LVDS信號(hào)，Base模式下需要11對(duì)LVDS信號(hào)，F(xiàn)ull模式下需要22對(duì)LVDS信號(hào)，消耗IO數(shù)量比GTX SDI多了很多。
(2) 傳輸更穩(wěn)定
  Q( Q$ b+ q# J8 @2 T2 x相較于HDMI接口，SDI接口的自鎖扣設(shè)計(jì)更加穩(wěn)定可靠，不易脫落，不會(huì)因人為因素造成信號(hào)中斷。
(3) 傳輸距離更長
串行接口是指逐位數(shù)據(jù)的順序傳輸。它的特點(diǎn)是通訊線簡單。只要一對(duì)傳輸線可以實(shí)現(xiàn)雙向通信，特別適合于長距離通信。從理論上講，SDI的傳輸距離可以達(dá)到100m。
(4) 成本更低
SDI接口平均每米價(jià)格約為4元，相較于HDMI接口的平均每米價(jià)格約為10元，SDI接口成本更低。
' G; O" B2 x* N
9 Q8 ?, I- _" r5 c3 S! e
創(chuàng)龍科技(Tronlong)的Kintex-7、Zynq-7045/7100等FPGA板卡通過FMC視頻模塊已實(shí)現(xiàn)兩種SDI視頻輸入/視頻輸出方案：GTX +外接芯片。本文將為您分享基于Kintex-7 FPGA評(píng)估板、TL2971A/2972F視頻模塊的3G-SDI視頻輸入/輸出開發(fā)案例，使用外接芯片方式。TL2971A/2972F視頻模塊模塊亦可支持GTX方式。
# z# D/ ]! q8 L
- g. g- V* [' r
  [1 b3 i! H# V/ Y! o4 p

●硬件平臺(tái)


. D. V* q. K3 ~: _# `' U* h7 u
1 }  i* H* H$ ~# X: ?1 TLK7-EVM評(píng)估板

本文基于創(chuàng)龍科技TLK7-EVM評(píng)估板、TL2971A/2972F視頻模塊進(jìn)行演示。
TLK7-EVM是一款基于Xilinx Kintex-7系列FPGA設(shè)計(jì)的高端評(píng)估板，由核心板和評(píng)估底板組成。核心板經(jīng)過專業(yè)的PCB layout和高低溫測試驗(yàn)證，穩(wěn)定可靠，可滿足各種工業(yè)應(yīng)用環(huán)境。
評(píng)估板接口資源豐富，引出FMC、SFP+、PCIe、SATA、HDMI等接口，方便用戶快速進(jìn)行產(chǎn)品方案評(píng)估與技術(shù)預(yù)研。
1 n) U7 r( j6 m" c$ d8 D3 r! q' _可申請(qǐng)TLK7-EVM評(píng)估板進(jìn)行快速評(píng)估，點(diǎn)tronlong.com/Product/show/93.html，免費(fèi)哦！
5 W- Y# N' |* M  h8 Y​

5 X/ S, w5 N( I! S% t/ u
$ Y; b2 ]4 u% m+ C$ B, ` TLK7-EVM評(píng)估板

0 D, E( U3 E0 p9 A5 k  k
5 t+ D) O% D* W9 j0 t, ?
2 TL2971A/2972F視頻模塊
1 I$ X6 |# E% d4 l! R, b  @; k8 L: M! K. ^
TL2971A/2972F是一款基于FMC LPC標(biāo)準(zhǔn)設(shè)計(jì)的3G-SDI視頻輸入/輸出模塊，與創(chuàng)龍科技Zynq-7000/Kintex-7/Artix-7等評(píng)估板配套使用。以下為此模塊特點(diǎn)：
2 D6 @7 s# G9 v/ C（1）通過GTX高速串行總線引出1路SDI視頻輸入接口，最高支持2.97Gb/s(1080P60)。
（2）通過GTX高速串行總線引出1路SDI視頻輸出接口，最高支持2.97Gb/s(1080P60)。
（3）通過GS2971A芯片引出1路SDI視頻輸入接口，最高支持2.97Gb/s(1080P60)。
（4）通過GS2972芯片引出1路SDI視頻輸出接口，最高支持2.97Gb/s(1080P60)。
（5）采用標(biāo)準(zhǔn)BNC連接器，支持視頻設(shè)備熱插拔。
- X# b$ X* B3 b​
. @" x; S1 [" `) Q+ M- a

TL2971A/2972F視頻模塊


/ a2 a4 N. M! Z" T. i8 k4 ]
3 J' O" e) P7 i" t3 X+ E

" k3 N. S% e; J1 D( k  b( g( @. d
) {7 z; y( i9 B: h* i6 x4 F* M●案例功能



本案例為通過GS2971A、GS2972芯片引出SDI視頻輸入、輸出案例。通過GTX高速串行總線引出的SDI視頻輸入、輸出案例即將發(fā)布，敬請(qǐng)期待。
5 o$ a5 K, g: `, s! n案例功能：評(píng)估板通過FMC視頻模塊TL2971A/2972F的SDI IN接口進(jìn)行1080P60視頻采集，并通過TL2971A/2972F模塊的SDI OUT接口將采集到的視頻進(jìn)行輸出。案例源碼、產(chǎn)品資料（用戶手冊(cè)、核心板硬件資料、產(chǎn)品規(guī)格書）可點(diǎn)：site.tronlong.com/pfdownload獲取。
8 R; x/ v: q$ e# {0 Q
1 o7 w$ r. y2 E; `% I9 V8 ~
, X8 S$ C1 C4 z/ M開發(fā)案例主要包括：
3 X! e" ?9 ]1 ^: H0 Yl CameraLink、SDI、HDMI、PAL視頻輸入/輸出案例
0 T/ c/ E! h; B( }l 高速AD(AD9613)采集+高速DA(AD9706)輸出案例
l AD9361軟件無線電案例
/ c# y: n# v/ b) il UDP(10G)光口通信案例
. ~6 A' H/ X( X4 V1 _* R6 E8 g% _l UDP(1G)光口通信案例
; p% y( ^5 t: K9 jl Aurora光口通信案例
l PCIe通信案例



0 ~- z5 o2 t5 ~3 B●案例演示
2 K0 b0 f. j" Q0 l- B  X
4 F$ H  q/ g- {* K- a2 V9 A將創(chuàng)龍科技的TL2971A/2972F模塊連接至評(píng)估板FMC1接口，評(píng)估板J1跳線帽選擇3.3V檔位，以配置FMC IO的BANK電壓為3.3V。
/ S- [: f- ^7 x) ]0 w/ n準(zhǔn)備一臺(tái)擁有HDMI OUT接口的PC機(jī)（例如筆記本），通過HDMI數(shù)據(jù)線將PC機(jī)HDMI OUT接口連接至HDMI轉(zhuǎn)SDI模塊（廠家：玩視，型號(hào)：3G HDMI TO SDI Audio）INPUT接口，PC機(jī)HDMI OUT接口用作圖像輸出。通過SDI數(shù)據(jù)線將TL2971A/2972F模塊的SDI IN接口連接至HDMI轉(zhuǎn)SDI模塊的OUTPUT接口。

+ l9 J5 m: m" S, _" L
通過SDI數(shù)據(jù)線將TL2971A/2972F模塊的SDI OUT接口連接至SDI轉(zhuǎn)HDMI模塊（廠家：玩視，型號(hào)：3G SDI TO HDMI Audio）的INPUT接口，再通過HDMI數(shù)據(jù)線將一臺(tái)HDMI顯示屏連接至SDI轉(zhuǎn)HDMI模塊的OUTPUT接口，HDMI顯示屏用作圖像顯示。



" y) X+ ]4 ~7 g) r/ z! R
​

# {% S0 T0 n2 V7 N- b4 d
1 p$ j& W# P% N5 D7 H2 c) ]- H​



9 w3 G& x, z6 s6 v
* @9 n# I  D2 d# a運(yùn)行程序，即可看到串口調(diào)試終端打印如下信息，然后在PC機(jī)的顯卡設(shè)置（或圖形屬性）中，按照下圖設(shè)置HDMI分辨率為1920x1080、刷新率為60pHz。


​


9 K- x) l% b% r" E

​

7 @% v$ X, x+ P: G( X# \
此時(shí)，HDMI顯示屏將顯示PC機(jī)HDMI OUT接口輸出的圖像。
# S& L' h7 b$ _% o​

- g6 ], b( k: C. E; t! J7 {
​


●關(guān)鍵代碼(MicroBlaze)
/ P6 n2 ]. d, x" S" {1 o  M" m
MicroBlaze裸機(jī)源碼為"sw\baremetal_demo\project\sdi_capture_display\src\"，關(guān)鍵代碼說明如下。
. o# n2 S" }7 x) s' j

(1) 初始化VDMA，將采集到的視頻數(shù)據(jù)緩存至DDR，并將視頻數(shù)據(jù)搬運(yùn)至AXI4-Stream to Video Out IP核，再進(jìn)行SDI視頻輸出。
​
+ Y/ u1 ^7 s  M0 l  z/ Q  f5 m. C● IP核配置

1 ]0 r7 O5 c; W" n1 VDMA IP核
3 L* Q+ D' V& s: K: u& I
( w8 J4 M7 O8 {( S本案例使用VDMA IP核進(jìn)行視頻數(shù)據(jù)緩存。
VDMA(AXI Video Direct Memory Access) IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的pg020_axi_vdma.pdf，具體配置說明如下。
& F! H; E5 c; _（1） Frame Buffer配置為3個(gè)。
（2） Write Burst Size、Read Burst Size均配置為16。
（3） 讀通道的Stream Date Width配置為24。
（4） 讀/寫通道的Line Buffer Depth均配置為1024。
% }! \% u7 T$ x4 ]) C! |​


（5） 點(diǎn)擊Advanced，保持默認(rèn)配置，即可避免VDMA同時(shí)讀寫同一個(gè)Buffer，造成視頻數(shù)據(jù)傳輸亂碼。
: p0 d4 n3 x2 G9 u, }
% S- A/ J! Y% n: g0 B
​
' A% f; ]# L2 E# y

2 Video In to AXI4-Stream IP核
7 P; B& L5 Y* T2 Y
" A4 i% p8 Y3 ~9 Y本案例使用Video In to AXI4-Stream IP核將并行視頻信號(hào)轉(zhuǎn)換為AXI4-Stream視頻流。
2 G4 u: V5 t) z) T

Video In to AXI4-Stream IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg043_v_vid_in_axi4s.pdf》，具體配置說明如下。

) v, |6 @, B1 a) b  E. K
（1） 視頻格式配置為YUV 4:2:2。
( G% @0 F! n2 c5 \3 {（2） 數(shù)據(jù)位寬配置為10bit。
8 ~, J" r5 u& I$ i& k. ]+ q/ G' H- M（3） Clock Mode配置為Independent（獨(dú)立時(shí)鐘）。
​
" I# D: o: Y1 u) U0 p$ n. o( X/ T
' H" W" f% q' H5 p( b
9 l9 O1 [: \, R, j" i0 p7 J( u

$ }% D  _3 ]& W1 c3 AXI4-Stream to Video Out IP核

: f9 q8 ?) p- p' ~! `" b4 X4 S1 |0 e3 G本案例使用AXI4-Stream to Video Out IP核將AXI4-Stream視頻流轉(zhuǎn)化為并行視頻信號(hào)。
AXI4-Stream to Video Out IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg044_v_axis_vid_out.pdf》，具體配置說明如下。
* ~$ h  c) R8 ^1 ^$ u  j（1） 視頻格式配置為YUV 4:2:2。
（2） 數(shù)據(jù)位寬配置為10bit。
（3） Clock Mode配置為Independent（獨(dú)立時(shí)鐘）。
​
3 n0 |3 D8 N2 S0 z& b
5 k4 r5 v  ~1 u! @( I
4 VTC IP核
* ^& L& z2 R/ L$ Z& a& T) U
本案例使用VTC IP核產(chǎn)生用于視頻輸出的時(shí)序。
' [0 o2 e# B1 I! n* R7 b5 a# wVTC(Video Timing Controller) IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg016_v_tc.pdf》，具體配置說明如下。
（1） 點(diǎn)擊Detection/Generation，確保不勾選"Include AXI4-Lite Interface"及"Enable Detection"。


4 ]1 `0 b5 k2 i7 l) ?6 V- a: D) L​

1 Z/ O: J1 T" z' u5 k# _
" ~8 r% b( a! _1 L（2） 點(diǎn)擊Default/Constant，Video Mode設(shè)為1080p，其余配置保持默認(rèn)。
  b6 o) e. F2 |  Z% H​
0 h9 ]7 k( A+ {: G, z

5 Clocking Wizard IP核
/ d9 Q( y' S% M' x+ n  {
本案例使用Clocking Wizard IP核產(chǎn)生用于視頻輸出的像素時(shí)鐘（148.5MHz，對(duì)應(yīng)1080P60）。
$ w# D6 A7 k; }/ K2 ^Clocking Wizard IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg065-clk-wiz.pdf》，具體配置如下。
  v  G9 [2 F0 W* T​


$ u; G/ F! ~: m$ T0 j) S
% h- o3 _9 a0 a) e  V
( V1 D1 Y. Z+ a, p●Vivado工程說明

點(diǎn)擊BLOCK DESIGN開發(fā)界面下的"Address Editor"選項(xiàng)，可查看IP核分配的地址，MicroBlaze可通過對(duì)應(yīng)地址對(duì)IP核進(jìn)行控制。
​

0 h" Z$ _8 U# o: F1 M& A7 L' b- p4 e
& r5 Q$ e! e* P+ }# ]  U" BVivado工程頂層文件為"hw\project\sdi_capture_display.srcs\sources_1\imports\hdl\sdi_capture_display.v"，關(guān)鍵代碼說明如下。


（1） 定義模塊接口。
: @' ~; I3 }- b! a3 T​


* Z. x( {" ^6 g& Z（2） 使用STARTUPE2原語輸出復(fù)位信號(hào)。
​
$ B% M/ }$ v9 ?/ ?
2 ~0 o( V) l' Q  T6 Y
- [- q" P2 Q! X7 \) A
1 d. q6 J5 J, n" {" G5 {, u  z
$ S( ]0 u) Q. o, l) g% O+ ?9 e' Q（3） 調(diào)用Block Design。
​


​

4 _# [1 s& g- M  p3 l