在《pcb設(shè)計丨電源設(shè)計的重要性》一文中，已經(jīng)介紹了電源設(shè)計的總體要求，以及不同電路的相關(guān)布局布線等知識點，那么本篇內(nèi)容，小編將以RK3588為例，為大家詳細介紹其他支線電源的PCB設(shè)計。 ' _+ l! P( b% x$ e
電源PCB設(shè)計
0 B O) [5 w0 S- V* q01 如下圖（上）所示的濾波電容，原理圖上靠近RK3588的VDD_CPU_BIG電源管腳綠線以內(nèi)的去耦電容，務(wù)必放在對應(yīng)的電源管腳背面，電容GND PAD盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在芯片附近，而且需要擺放在電源分割來源的路徑上。 ![]() $ G' q6 d+ E0 n8 F7 k( F8 I
* _' I- v8 ~" U
![]()
+ c r2 g f* {9 D3 r6 X( b1 u @+ A$ I: {& T
02 RK3588芯片VDD_CPU_BIG0/1的電源管腳，保證每個管腳邊上都有一個對應(yīng)的過孔，并且頂層走“井”字形，交叉連接。 如下圖是電源管腳扇出走線情況，建議走線線寬10mil。 ![]() 0 u C7 m9 q2 C! c+ z
; z7 V2 B \% \7 I* J03 VDD_CPU_BIG0/1覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳路徑都足夠。 04 VDD_CPU_BIG的電源在外圍換層時，要盡可能的多打電源過孔（12個及以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致，否則會大大降低電容作用。 05 VDD_CPU_BIG電流比較大需要雙層覆銅，VDD_CPU_BIG 電源在CPU區(qū)域線寬合計不得小于 300mil，外圍區(qū)域?qū)挾炔恍∮?00mil。 盡量采用覆銅方式降低走線帶來壓降（其它信號換層過孔請不要隨意放置，必須規(guī)則放置，盡量騰出空間走電源，也有利于地層的覆銅），如下圖所示。 ![]() % n5 v T ~5 n$ G
& {+ w0 h5 W% w, @![]() ( O$ L! ^' A' J T
, V/ p, q5 r2 U
06 電源平面會被過孔反焊盤破壞，PCB設(shè)計時注意調(diào)整其他信號過孔的位置，使得電源的有效寬度滿足要求。 下圖L1為電源銅皮寬度58mil，由于過孔的反焊盤會破壞銅皮，導(dǎo)致實際有效過流寬度僅為L2+L3+L4=14.5mil。 ![]() ) v* y5 \7 {% {
5 |3 s% N$ i8 g" P* I07 BIG0/1電源過孔40mil范圍（過孔中心到過孔中心間距）內(nèi)的GND過孔數(shù)量，建議≧12個，如下圖所示。 ![]() - a1 |% V* ~5 O. s. M' j) v
6 ]! b* a l9 X' k) H2 d3 g' f6 g# u08 BIG電源PDN目標阻抗建議值，如下表和下圖所示。 ![]() 1 A' ^+ x( @) ?8 x
/ z6 {5 p: j) X![]()
& x+ d1 o/ B( _$ Q/ k" a
1 b% `% A4 T; a2 B7 \) F" c電源PCB設(shè)計 VDD_LOGIC 01 VDD_LOGIC的覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳路徑都足夠。 02 如下圖（上）所示，原理圖上靠近RK3588的VDD_LOGIC電源管腳綠線以內(nèi)的去耦電容，務(wù)必放在對應(yīng)的電源管腳背面，電容的GND管腳盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在RK3588芯片附近，并擺放在電源分割來源的路徑上。 ![]() 5 Q: h3 d" a6 Y8 x
5 k9 I& ?0 r% j* ^4 q! x2 S
![]()
/ H: i; K, Q. r8 X$ N) A4 l
* y0 J7 W$ U+ |4 ^" O( f @03 RK3588芯片VDD_LOGIC的電源管腳，每個管腳需要對應(yīng)一個過孔，并且頂層走“井”字形，交叉連接，如下圖所示，建議走線線寬10mil。 ![]() $ M, |# y, p/ l3 U8 _. M) _
' K- N2 i) \( P8 N04 BIG0/1電源過孔40mil范圍（過孔中心到過孔中心間VDD_LOGIC電源在CPU區(qū)域線寬不得小于120mil，外圍區(qū)域?qū)挾炔恍∮?00mil。 盡量采用覆銅方式，降低走線帶來壓降（其它信號換層過孔請不要隨意放置，必須規(guī)則放置，盡量騰出空間走電源，也有利于地層的覆銅），GND過孔數(shù)量建議≧12個。 ![]() 8 P" {. F* y5 C
- C" I2 Z& `5 c: o8 b, c
05 VDD_LOGIC的電源在外圍換層時，要盡可能的多打電源過孔（8個以上10-20mil的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致，否則會大大降低電容作用，如下圖所示。 ![]() ' l4 j! {0 w+ i, v( X* Y% U# f- R" C
; z u+ o) R5 M4 _3 v* j
06 電源過孔40mil范圍（過孔中心到過孔中心間距）內(nèi)的GND過孔數(shù)量，建議≧11個，如下圖所示。 ![]()
1 M4 M2 {$ n8 c" v! Q1 ^% N3 w4 [) V* }& s# D+ a G
電源PCB設(shè)計 VDD_GPU 01 VDD_GPU的覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳的路徑都足夠。 02 VDD_GPU 的電源在外圍換層時，要盡可能的多打電源過孔（10個以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致，否則會大大降低電容作用。 03 如下圖（上）所示，原理圖上靠近RK3588的VDD_GPU電源管腳綠線以內(nèi)的去耦電容務(wù)必放在對應(yīng)的電源管腳背面，電容的GND PAD盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在RK3588芯片附近，并需要擺放在電源分割來源的路徑上。 ![]() 6 z& q1 v( S. g
0 u! G4 q. ~$ d' o) o7 H![]()
1 n! ?) D$ e' K, p( j: w5 s% H' G$ N8 x( N8 n
04 RK3588芯片VDD_GPU的電源管腳，每個管腳需要對應(yīng)一個過孔，并且頂層走“井”字形，交叉連接，如下圖所示，建議走線線寬10mil。 ![]()
% L: d( S2 _2 g2 `' M' T) u. a @' k3 d9 Y) ~, ^+ |$ U; H
05 VDD_GPU電源在GPU區(qū)域線寬不得小于300mil，外圍區(qū)域?qū)挾炔恍∮?00mil，采用兩層覆銅方式，降低走線帶來壓降。 ![]()
: n$ I0 ~* c/ e9 w% p) n7 P1 W9 r/ ?# _" h8 o
06 電源過孔40mil范圍（過孔中心到過孔中心間距）內(nèi)的GND過孔數(shù)量，建議≧14個，如下圖所示。 ![]()
; w; U e1 p5 }/ K7 m: w; x7 o6 t8 r d, R, S
設(shè)計完P(guān)CB后，一定要做分析檢查，才能讓生產(chǎn)更順利，這里推薦一款可以一鍵智能檢測PCB布線布局最優(yōu)方案的工具：華秋DFM軟件，只需上傳PCB/Gerber文件后，點擊一鍵DFM分析，即可根據(jù)生產(chǎn)的工藝參數(shù)對設(shè)計的PCB板進行可制造性分析。 華秋DFM軟件是國內(nèi)首款免費PCB可制造性和裝配分析軟件，擁有300萬+元件庫，可輕松高效完成裝配分析。其PCB裸板的分析功能，開發(fā)了19大項，52細項檢查規(guī)則，PCBA組裝的分析功能，開發(fā)了10大項，234細項檢查規(guī)則。 基本可涵蓋所有可能發(fā)生的制造性問題，能幫助設(shè)計工程師在生產(chǎn)前檢查出可制造性問題，且能夠滿足工程師需要的多種場景，將產(chǎn)品研制的迭代次數(shù)降到最低，減少成本。 ![]()
; n; W5 v( {2 _3 i; U D: q2 K1 s
電源PCB設(shè)計 VDD_NPU 01 VDD_NPU的覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳的路徑都足夠。 02 VDD_NPU的電源在外圍換層時，要盡可能的多打電源過孔（7個以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致，否則會大大降低電容作用。 03 如下圖（上）所示，原理圖上靠RK3588的VDD_NPU電源管腳綠線以內(nèi)的去耦電容務(wù)必放在對應(yīng)的電源管腳背面，電容的GND PAD盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在RK3588芯片附近，并需要擺放在電源分割來源的路徑上。 ![]() & F# q, Y( L8 C
3 y- f ~% i. C' F' k
![]() 7 z( g+ m8 @8 x3 f Z
8 t X' k& f8 K0 L, W
04 RK3588芯片VDD_NPU的電源管腳，每個管腳就近有一個對應(yīng)過孔，并且頂層走“井”字形，交叉連接，如下圖所示 ，建議走線線寬10mil。 ![]() ( s, D; w) a$ ]$ h7 X' ^
2 t0 _9 r# z" J7 B* m1 ~$ S/ i& T05 VDD_NPU電源在NPU區(qū)域線寬不得小于300mil，外圍區(qū)域?qū)挾炔恍∮?00mil。 盡量采用覆銅方式，降低走線帶來的壓降（其它信號換層過孔請不要隨意放置，必須規(guī)則放置，盡量騰出空間走電源，也有利于地層的覆銅）。 ![]() 0 S2 K; D- Q4 f
# T. u# P; Y; h* J! m/ H
06 電源過孔40mil范圍（過孔中心到過孔中心間距）內(nèi)的GND過孔數(shù)量，建議≧9個。 ![]()
3 A0 x; r7 w! x M; p6 r# J
# P2 F& n- U' r9 s電源PCB設(shè)計 VDD_CPU_LIT 01 VDD_CPU_LIT覆銅寬度需滿足芯片電流需求，連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳的路徑都足夠。 02 VDD_CPU_LIT的電源在外圍換層時，要盡可能的多打電源過孔（9個以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致，否則會大大降低電容作用。 03 如下圖（上）所示，原理圖上靠近RK3588的VDD_CPU_LIT電源管腳綠線以內(nèi)的去耦電容務(wù)必放在對應(yīng)的電源管腳背面，電容的GND PAD盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在RK3588芯片附近，并需要擺放在電源分割來源的路徑上。 ![]() ' P1 z ^5 x- K+ Q! J5 ?
+ Q" }6 I) `# r/ X1 p![]() " S- B) ~, M2 n4 B5 \
+ m' G$ W: O6 Q
04 RK3588芯片VDD_CPU_LIT的電源管腳，每個管腳就近有一個對應(yīng)過孔，并且頂層走“井”字形，交叉連接，如下圖建議走線線寬10mil。 ![]()
7 k* {4 R" v& n$ b+ q" D' H- b6 t; c# u0 ~! `8 ~% o
05 VDD_CPU_LIT電源在CPU區(qū)域線寬不得小于120mil，外圍區(qū)域?qū)挾炔恍∮?00mil。 采用雙層電源覆銅方式，降低走線帶來壓降（其它信號換層過孔請不要隨意放置，必須規(guī)則放置，盡量騰出空間走電源，也有利于地層的覆銅）。 ![]()
8 w' ~( T: z! d. S9 s6 y8 K, g2 d/ ?6 J K7 H
06 電源過孔40mil范圍（過孔中心到過孔中心間距）內(nèi)的GND過孔數(shù)量，建議≧9個。 ![]()
1 N$ _5 q8 D/ R# k$ A P
: ^8 G& D- m" E5 B# P2 b電源PCB設(shè)計 VDD_VDENC 01 VDD_VDENC覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳的路徑都足夠。 02 VDD_VDENC電源在外圍換層時，要盡可能的多打電源過孔（9個以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致，否則會大大降低電容作用。 03 如下圖（上）所示，原理圖上靠近RK3588的VDD_VDENC電源管腳綠線以內(nèi)的去耦電容務(wù)必放在對應(yīng)的電源管腳背面，電容的GND PAD盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在RK3588芯片附近，并需要擺放在電源分割來源的路徑上。 ![]() % q. A$ \- m6 v) a7 ^
( K: \# n! Q4 Y: U: c$ F
![]() 0 t' f* R o. x* ]! F+ l
0 @$ c8 d8 A4 W0 o V9 r; _04 RK3588芯片VDD_VDENC的電源管腳，每個管腳就近有一個對應(yīng)過孔，并且頂層走“井”字形，交叉連接，如下圖建議走線線寬10mil。 ![]()
, d. T) C( E9 B
7 M+ p F. Y X6 J05 VDD_VDENC電源在CPU區(qū)域線寬不得小于100mil，外圍區(qū)域?qū)挾炔恍∮?00mil，采用雙層電源覆銅方式，降低走線帶來壓降。 ![]() . D% r- O) F+ j- {. ?) `8 J* J P
& W$ Q8 A: ? d; n N
06 電源過孔30mil范圍（過孔中心到過孔中心間距）內(nèi)的GND過孔數(shù)量，建議≧8個。 ![]() 2 C: a( g4 a& ]6 K" U5 R
) {3 f; ^5 N! F* l d) q) G$ ]/ V
電源PCB設(shè)計 VCC_DDR 01 VCC_DDR覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳的路徑都足夠。 02 VCC_DDR的電源在外圍換層時，要盡可能的多打電源過孔（9個以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致，否則會大大降低電容作用。 03 如下圖（上）所示，原理圖上靠近RK3588的VCC_DDR電源管腳的去耦電容務(wù)必放在對應(yīng)的電源管腳背面，電容的GND PAD盡量靠近芯片中心的GND管腳放置，其余的去耦電容盡量靠近RK3588，如下圖（下）所示。 ![]()
& M9 s: o- Y& p: T& k. N9 y# e2 O r- o0 V. N% f
![]()
, E @( v: a$ ?- v0 a
' u) W* U' r W+ J+ D: N4 Q: r04 RK3588芯片VCC_DDR的電源管腳，每個管腳需要對應(yīng)一個過孔，并且頂層走“井”字形，交叉連接，如下圖建議走線線寬10mil。 ![]()
& ]$ }& B5 _ v
2 t% n M5 n I2 _, n' a) d當LPDDR4x 時，鏈接方式如下圖所示。 ![]()
! w. H+ K- k0 ~ Z) J6 X/ A; u
: ~$ a" k2 b/ P4 d05 VCC_DDR電源在CPU區(qū)域線寬不得小于120mil，外圍區(qū)域?qū)挾炔恍∮?00mil。 盡量采用覆銅方式，降低走線帶來壓降（其它信號換層過孔請不要隨意放置，必須規(guī)則放置，盡量騰出空間走電源，也有利于地層的覆銅）。 ![]()
7 a2 B) x: D- r F7 ~; a. W' z# {7 i
設(shè)計完P(guān)CB后，一定要做分析檢查，才能讓生產(chǎn)更順利，這里推薦一款可以一鍵智能檢測PCB布線布局最優(yōu)方案的工具：華秋DFM軟件，只需上傳PCB/Gerber文件后，點擊一鍵DFM分析，即可根據(jù)生產(chǎn)的工藝參數(shù)對設(shè)計的PCB板進行可制造性分析。 華秋DFM軟件是國內(nèi)首款免費PCB可制造性和裝配分析軟件，擁有300萬+元件庫，可輕松高效完成裝配分析。其PCB裸板的分析功能，開發(fā)了19大項，52細項檢查規(guī)則，PCBA組裝的分析功能，開發(fā)了10大項，234細項檢查規(guī)則。 基本可涵蓋所有可能發(fā)生的制造性問題，能幫助設(shè)計工程師在生產(chǎn)前檢查出可制造性問題，且能夠滿足工程師需要的多種場景，將產(chǎn)品研制的迭代次數(shù)降到最低，減少成本。
+ i+ e, ]4 B w! ~1 s | 
電子產(chǎn)業(yè)一站式賦能平臺
/1 
窺視卡
置頂卡
變色卡
