在《pcb設(shè)計丨電源設(shè)計的重要性》一文中，已經(jīng)介紹了電源設(shè)計的總體要求，以及不同電路的相關(guān)布局布線等知識點，那么本篇內(nèi)容，小編將以RK3588為例，為大家詳細介紹其他支線電源的PCB設(shè)計。
+ W" Y o7 [' f# ^; ]& ~( C電源PCB設(shè)計
! o# S9 f5 X6 w+ }01 如下圖（上）所示的濾波電容，原理圖上靠近RK3588的VDD_CPU_BIG電源管腳綠線以內(nèi)的去耦電容，務(wù)必放在對應(yīng)的電源管腳背面，電容GND PAD盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在芯片附近，而且需要擺放在電源分割來源的路徑上。 ![]() " c) M; ]: z, S* u$ L) P
]# M! W5 G. \) S" S- S; p: p
![]() ' w6 Y& g- I6 S# Y ]
$ D/ M7 t& a$ S7 D6 n02 RK3588芯片VDD_CPU_BIG0/1的電源管腳，保證每個管腳邊上都有一個對應(yīng)的過孔，并且頂層走“井”字形，交叉連接。 如下圖是電源管腳扇出走線情況，建議走線線寬10mil。 ![]() 9 K0 u) W/ ^' n8 Q( @: c6 S, Z0 ~
& t) M# v# @ j3 b# t; P
03 VDD_CPU_BIG0/1覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳路徑都足夠。 04 VDD_CPU_BIG的電源在外圍換層時，要盡可能的多打電源過孔（12個及以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致，否則會大大降低電容作用。 05 VDD_CPU_BIG電流比較大需要雙層覆銅，VDD_CPU_BIG 電源在CPU區(qū)域線寬合計不得小于 300mil，外圍區(qū)域?qū)挾炔恍∮?00mil。 盡量采用覆銅方式降低走線帶來壓降（其它信號換層過孔請不要隨意放置，必須規(guī)則放置，盡量騰出空間走電源，也有利于地層的覆銅），如下圖所示。 ![]()
& J7 _; M0 ~/ M8 g4 q+ L) G: j- W1 f+ `: X: Z' M
![]() * T- K( ~" F K/ a
E. ]3 E# Y/ z5 P
06 電源平面會被過孔反焊盤破壞，PCB設(shè)計時注意調(diào)整其他信號過孔的位置，使得電源的有效寬度滿足要求。 下圖L1為電源銅皮寬度58mil，由于過孔的反焊盤會破壞銅皮，導(dǎo)致實際有效過流寬度僅為L2+L3+L4=14.5mil。 ![]() ' B1 U! n% Z5 x2 B1 D
, X3 `7 q5 t" c
07 BIG0/1電源過孔40mil范圍（過孔中心到過孔中心間距）內(nèi)的GND過孔數(shù)量，建議≧12個，如下圖所示。 ![]() ; k2 q8 }% O9 t1 |- h, x* r
, Q4 n d6 Z$ w! j4 N8 x1 H08 BIG電源PDN目標阻抗建議值，如下表和下圖所示。 ![]()
R( }! L7 A* i3 g8 r3 e; [2 E8 R/ A
![]()
( x* a) f, k, l5 O- n3 } y+ p1 D: o9 Q5 e0 H
電源PCB設(shè)計 VDD_LOGIC 01 VDD_LOGIC的覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳路徑都足夠。 02 如下圖（上）所示，原理圖上靠近RK3588的VDD_LOGIC電源管腳綠線以內(nèi)的去耦電容，務(wù)必放在對應(yīng)的電源管腳背面，電容的GND管腳盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在RK3588芯片附近，并擺放在電源分割來源的路徑上。 ![]() ) M! e* q% y" i; |
4 A' V, U# ?. s. O6 {- w' m" h
![]() 6 F' V; @( [! q, y. \
& z+ q6 N8 W7 z$ U' r8 S- o03 RK3588芯片VDD_LOGIC的電源管腳，每個管腳需要對應(yīng)一個過孔，并且頂層走“井”字形，交叉連接，如下圖所示，建議走線線寬10mil。 ![]() 6 u/ { C5 x2 ?; n1 [3 l3 t/ }
+ n& A `% y" M9 x/ c9 K2 a04 BIG0/1電源過孔40mil范圍（過孔中心到過孔中心間VDD_LOGIC電源在CPU區(qū)域線寬不得小于120mil，外圍區(qū)域?qū)挾炔恍∮?00mil。 盡量采用覆銅方式，降低走線帶來壓降（其它信號換層過孔請不要隨意放置，必須規(guī)則放置，盡量騰出空間走電源，也有利于地層的覆銅），GND過孔數(shù)量建議≧12個。 ![]()
E7 w2 B6 H2 r; L( |
" }9 ]5 U( E T$ J9 d05 VDD_LOGIC的電源在外圍換層時，要盡可能的多打電源過孔（8個以上10-20mil的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致，否則會大大降低電容作用，如下圖所示。 ![]()
; z2 i9 a! G- @' z2 d1 H
! @( {5 i4 R3 ^06 電源過孔40mil范圍（過孔中心到過孔中心間距）內(nèi)的GND過孔數(shù)量，建議≧11個，如下圖所示。 ![]() 6 x/ b2 { f0 G$ w0 e3 P
3 y3 H0 @- x* }$ F電源PCB設(shè)計 VDD_GPU 01 VDD_GPU的覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳的路徑都足夠。 02 VDD_GPU 的電源在外圍換層時，要盡可能的多打電源過孔（10個以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致，否則會大大降低電容作用。 03 如下圖（上）所示，原理圖上靠近RK3588的VDD_GPU電源管腳綠線以內(nèi)的去耦電容務(wù)必放在對應(yīng)的電源管腳背面，電容的GND PAD盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在RK3588芯片附近，并需要擺放在電源分割來源的路徑上。 ![]() : D9 k, E5 j# P+ `- r4 I) B
; L w F" k6 K) n. U
![]()
+ T' a' \& L2 F9 p& N" {5 ~* B1 i9 O- z% A; x
04 RK3588芯片VDD_GPU的電源管腳，每個管腳需要對應(yīng)一個過孔，并且頂層走“井”字形，交叉連接，如下圖所示，建議走線線寬10mil。 ![]()
) g% f1 p9 G# k+ B
" q# x* ~( H( j% G3 x05 VDD_GPU電源在GPU區(qū)域線寬不得小于300mil，外圍區(qū)域?qū)挾炔恍∮?00mil，采用兩層覆銅方式，降低走線帶來壓降。 ![]()
5 D/ A/ z. C, E {1 j" H# }2 ?& V5 K. H+ V+ g) d$ o+ a% p
06 電源過孔40mil范圍（過孔中心到過孔中心間距）內(nèi)的GND過孔數(shù)量，建議≧14個，如下圖所示。 ![]()
w. X( l1 P+ J) h! v# ?0 ~: ~* [* m7 k& M5 f2 A
設(shè)計完P(guān)CB后，一定要做分析檢查，才能讓生產(chǎn)更順利，這里推薦一款可以一鍵智能檢測PCB布線布局最優(yōu)方案的工具：華秋DFM軟件，只需上傳PCB/Gerber文件后，點擊一鍵DFM分析，即可根據(jù)生產(chǎn)的工藝參數(shù)對設(shè)計的PCB板進行可制造性分析。 華秋DFM軟件是國內(nèi)首款免費PCB可制造性和裝配分析軟件，擁有300萬+元件庫，可輕松高效完成裝配分析。其PCB裸板的分析功能，開發(fā)了19大項，52細項檢查規(guī)則，PCBA組裝的分析功能，開發(fā)了10大項，234細項檢查規(guī)則。 基本可涵蓋所有可能發(fā)生的制造性問題，能幫助設(shè)計工程師在生產(chǎn)前檢查出可制造性問題，且能夠滿足工程師需要的多種場景，將產(chǎn)品研制的迭代次數(shù)降到最低，減少成本。 ![]()
+ k, p; @4 m x! E: V# x
4 |& M9 A7 j' Q+ U9 k$ r電源PCB設(shè)計 VDD_NPU 01 VDD_NPU的覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳的路徑都足夠。 02 VDD_NPU的電源在外圍換層時，要盡可能的多打電源過孔（7個以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致，否則會大大降低電容作用。 03 如下圖（上）所示，原理圖上靠RK3588的VDD_NPU電源管腳綠線以內(nèi)的去耦電容務(wù)必放在對應(yīng)的電源管腳背面，電容的GND PAD盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在RK3588芯片附近，并需要擺放在電源分割來源的路徑上。 ![]()
8 ]# V1 w% y1 u
8 }3 ]- `& d# K @![]() $ G4 v/ n p, x( }
8 c7 ^* m% L# s* v F% o# g
04 RK3588芯片VDD_NPU的電源管腳，每個管腳就近有一個對應(yīng)過孔，并且頂層走“井”字形，交叉連接，如下圖所示 ，建議走線線寬10mil。 ![]() & g. o9 M2 S) {$ Z' e4 r
/ `) I! y8 G4 D. N _7 k05 VDD_NPU電源在NPU區(qū)域線寬不得小于300mil，外圍區(qū)域?qū)挾炔恍∮?00mil。 盡量采用覆銅方式，降低走線帶來的壓降（其它信號換層過孔請不要隨意放置，必須規(guī)則放置，盡量騰出空間走電源，也有利于地層的覆銅）。 ![]()
, M- s6 O$ i" Y7 D# e
( l- B' ?7 m r! i4 l0 I06 電源過孔40mil范圍（過孔中心到過孔中心間距）內(nèi)的GND過孔數(shù)量，建議≧9個。 ![]() , S2 P8 h. {2 n/ ~+ C: y0 s1 ]/ m3 B3 `
4 m7 L$ C. v, M' G
電源PCB設(shè)計 VDD_CPU_LIT 01 VDD_CPU_LIT覆銅寬度需滿足芯片電流需求，連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳的路徑都足夠。 02 VDD_CPU_LIT的電源在外圍換層時，要盡可能的多打電源過孔（9個以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致，否則會大大降低電容作用。 03 如下圖（上）所示，原理圖上靠近RK3588的VDD_CPU_LIT電源管腳綠線以內(nèi)的去耦電容務(wù)必放在對應(yīng)的電源管腳背面，電容的GND PAD盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在RK3588芯片附近，并需要擺放在電源分割來源的路徑上。 ![]() 7 J* }& n& Q( n/ M7 X
$ c6 o5 e [4 ~3 B![]()
" i) v6 ]6 [2 ?0 ?
1 e7 h2 Y' H7 i04 RK3588芯片VDD_CPU_LIT的電源管腳，每個管腳就近有一個對應(yīng)過孔，并且頂層走“井”字形，交叉連接，如下圖建議走線線寬10mil。 ![]() ' o3 j. Y. c) E
6 E* \ G8 K1 y+ e; e05 VDD_CPU_LIT電源在CPU區(qū)域線寬不得小于120mil，外圍區(qū)域?qū)挾炔恍∮?00mil。 采用雙層電源覆銅方式，降低走線帶來壓降（其它信號換層過孔請不要隨意放置，必須規(guī)則放置，盡量騰出空間走電源，也有利于地層的覆銅）。 ![]() % @3 ]9 ?4 Q$ e7 U3 _6 k
5 Z" B& v# E: ?6 [
06 電源過孔40mil范圍（過孔中心到過孔中心間距）內(nèi)的GND過孔數(shù)量，建議≧9個。 ![]()
( h/ M: H1 E' }! b+ Y
. b# J1 l7 |. L電源PCB設(shè)計 VDD_VDENC 01 VDD_VDENC覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳的路徑都足夠。 02 VDD_VDENC電源在外圍換層時，要盡可能的多打電源過孔（9個以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致，否則會大大降低電容作用。 03 如下圖（上）所示，原理圖上靠近RK3588的VDD_VDENC電源管腳綠線以內(nèi)的去耦電容務(wù)必放在對應(yīng)的電源管腳背面，電容的GND PAD盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在RK3588芯片附近，并需要擺放在電源分割來源的路徑上。 ![]() 6 c9 G3 f; ]4 f/ Z: `. G
2 }% F% B- }2 I+ A1 n3 Y![]() 2 D T! x' u* u {8 R1 ~/ n
# u3 s9 W3 l" u+ V' z" |5 }
04 RK3588芯片VDD_VDENC的電源管腳，每個管腳就近有一個對應(yīng)過孔，并且頂層走“井”字形，交叉連接，如下圖建議走線線寬10mil。 ![]() ! B4 n) N0 T& D, i7 a1 L, p& h
. J R: w: y4 ^/ G7 M05 VDD_VDENC電源在CPU區(qū)域線寬不得小于100mil，外圍區(qū)域?qū)挾炔恍∮?00mil，采用雙層電源覆銅方式，降低走線帶來壓降。 ![]() 0 m" y3 D- ?2 U6 x. l! g& n
* `8 ]' Q( H6 |: v06 電源過孔30mil范圍（過孔中心到過孔中心間距）內(nèi)的GND過孔數(shù)量，建議≧8個。 ![]()
( p- E$ @3 i8 F: U1 w" a
$ T" L9 `3 Z `( t電源PCB設(shè)計 VCC_DDR 01 VCC_DDR覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳的覆銅足夠?qū)挕?/font> 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳的路徑都足夠。 02 VCC_DDR的電源在外圍換層時，要盡可能的多打電源過孔（9個以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數(shù)量保持一致，否則會大大降低電容作用。 03 如下圖（上）所示，原理圖上靠近RK3588的VCC_DDR電源管腳的去耦電容務(wù)必放在對應(yīng)的電源管腳背面，電容的GND PAD盡量靠近芯片中心的GND管腳放置，其余的去耦電容盡量靠近RK3588，如下圖（下）所示。 ![]()
, I3 e2 Q6 W3 f( T3 W" R1 Z! L8 `2 O. H( G% b" K. V( z' @4 h. o
![]() 2 N% t$ n% e6 W) [ o. N- f
, Z% G: T8 ~- O/ f
04 RK3588芯片VCC_DDR的電源管腳，每個管腳需要對應(yīng)一個過孔，并且頂層走“井”字形，交叉連接，如下圖建議走線線寬10mil。 ![]()
& L- u$ i @+ i6 R4 D% |+ i* i$ [+ D' X9 M: w
當LPDDR4x 時，鏈接方式如下圖所示。 ![]()
1 b/ N2 f* ~/ x
3 ]- K7 r, f' m" c ~$ X05 VCC_DDR電源在CPU區(qū)域線寬不得小于120mil，外圍區(qū)域?qū)挾炔恍∮?00mil。 盡量采用覆銅方式，降低走線帶來壓降（其它信號換層過孔請不要隨意放置，必須規(guī)則放置，盡量騰出空間走電源，也有利于地層的覆銅）。 ![]() 3 ]( g2 z( I5 k2 \
) A& u+ H6 o' ^+ u2 W
設(shè)計完P(guān)CB后，一定要做分析檢查，才能讓生產(chǎn)更順利，這里推薦一款可以一鍵智能檢測PCB布線布局最優(yōu)方案的工具：華秋DFM軟件，只需上傳PCB/Gerber文件后，點擊一鍵DFM分析，即可根據(jù)生產(chǎn)的工藝參數(shù)對設(shè)計的PCB板進行可制造性分析。 華秋DFM軟件是國內(nèi)首款免費PCB可制造性和裝配分析軟件，擁有300萬+元件庫，可輕松高效完成裝配分析。其PCB裸板的分析功能，開發(fā)了19大項，52細項檢查規(guī)則，PCBA組裝的分析功能，開發(fā)了10大項，234細項檢查規(guī)則。 基本可涵蓋所有可能發(fā)生的制造性問題，能幫助設(shè)計工程師在生產(chǎn)前檢查出可制造性問題，且能夠滿足工程師需要的多種場景，將產(chǎn)品研制的迭代次數(shù)降到最低，減少成本。
5 a; F* ] ]9 R8 G& w3 B | 
電子產(chǎn)業(yè)一站式賦能平臺
/1 
窺視卡
置頂卡
變色卡
