|
引言
, n' s) ^6 I. x& r$ E7 S1 i半導(dǎo)體行業(yè)正在快速發(fā)展,主要由多個(gè)應(yīng)用領(lǐng)域?qū)Ω咝阅、更低功耗和小型化的需求?qū)動(dòng)。先進(jìn)封裝技術(shù)在滿足這些需求方面發(fā)揮著關(guān)鍵作用,通過(guò)實(shí)現(xiàn)多樣化組件的異構(gòu)集成。本文以參考文獻(xiàn)為基礎(chǔ)概述了先進(jìn)半導(dǎo)體封裝的主要趨勢(shì)和技術(shù)[1],非最新的信息,但可以見到技術(shù)的連續(xù)演進(jìn),當(dāng)年的預(yù)測(cè)依然正確。
7 s3 u1 ?. [! j Q
1 }* [$ o' F* x) s+ ]. D7 M+ p
8 e3 c0 G" V& D驅(qū)動(dòng)因素和應(yīng)用+ i. j+ h% H9 ~7 H8 V
推動(dòng)半導(dǎo)體行業(yè)增長(zhǎng)的幾個(gè)主要應(yīng)用包括:( _7 {# l. u, F& v2 I
移動(dòng)設(shè)備高性能計(jì)算自動(dòng)駕駛汽車物聯(lián)網(wǎng)(IoT)大數(shù)據(jù)和云計(jì)算邊緣計(jì)算 B, c, X- c+ K. S: ]! @- j" Z
- P# V" j" v$ K, l4 i
這些應(yīng)用由人工智能和5G通信等系統(tǒng)技術(shù)驅(qū)動(dòng)因素推動(dòng)。為支持這些應(yīng)用,先進(jìn)封裝技術(shù)必須提供:, y8 |) H/ l5 O+ Y8 q$ y. l
更高密度的集成改善電氣和熱性能降低成本加快上市時(shí)間
0 I$ t6 h& R! R/ [2 N8 L. z+ ?, \6 @2 z) e' h
* Q- ^/ a% b/ t
2tw4ki5jya364024524015.png (228.3 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
2tw4ki5jya364024524015.png
2024-9-20 01:32 上傳
+ N7 }9 G$ Y/ r7 l2 S7 G2 @
圖1:各種先進(jìn)封裝技術(shù)的性能和密度比較/ z4 b: A$ I* g! a/ F4 h
9 u ~0 S$ j4 o主要先進(jìn)封裝技術(shù)
' c' S9 o0 M& ~1. 扇出型晶圓級(jí)封裝(FOWLP)( s- h0 m7 m: F3 c+ Y( y6 _) P
FOWLP通過(guò)將芯片嵌入模塑料中并形成重布線層(RDL)來(lái)擴(kuò)展傳統(tǒng)的晶圓級(jí)封裝,從而扇出連接。這允許在更小的形狀因子中實(shí)現(xiàn)更高的I/O密度。# `) H! h2 T) D: ]% Z% H
7 g& D# |1 x4 O3 C) [1 Y
1rk5ywhsm0t64024524115.png (360.37 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
1rk5ywhsm0t64024524115.png
2024-9-20 01:32 上傳
& a; P8 b! k- Z1 q3 r( i) G圖2:采用芯片優(yōu)先、面朝下方法的扇出型晶圓級(jí)封裝橫截面
7 ]" v a O; q7 R* N0 e M2 h: C* H! O8 Y- u, v6 L6 ]
2. 使用中介層的2.5D集成; I3 a. k. Q9 ?) ?3 l
2.5D集成使用帶有硅通孔(TSV)的硅中介層來(lái)連接多個(gè)并排的芯片。這實(shí)現(xiàn)了高帶寬的芯片間連接。! G; w( F8 w/ y% v0 F
5 K2 e5 l! V3 N& b: [+ L1 \
w4ega5qd1ag64024524215.png (415.26 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
w4ega5qd1ag64024524215.png
2024-9-20 01:32 上傳
1 V7 y" R" [7 r2 Y1 M6 @
圖3:臺(tái)積電的局部硅互連(LSI)技術(shù),用于2.5D集成/ x+ s: D" [- |1 A M/ r2 J# M
" t. R3 \9 t ], q, v
3. 使用TSV的3D集成! g7 d. T( `0 `" \( p7 r
3D集成使用TSV垂直堆疊多個(gè)芯片進(jìn)行芯片間連接。這提供了最高的集成密度,但面臨熱管理和良率方面的挑戰(zhàn)。4 O+ [* a9 P1 F9 z* a d @) e2 J
$ U; z( X/ @" r9 k
4. Chiplet架構(gòu)
6 R% k7 p4 c* W- y f$ Z* N$ U3 Z& iChiplet涉及將大型系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)分割成更小的芯片,然后使用先進(jìn)封裝進(jìn)行集成。這改善了良率并允許混合使用不同的制程節(jié)點(diǎn)。
& e0 W [1 S4 {2 N& I& b0 z8 o; B Y) k* Q# Y
zgniu3pyznj64024524315.png (530.01 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
zgniu3pyznj64024524315.png
2024-9-20 01:32 上傳
2 D" m" k3 W+ j3 |& l8 T/ B9 P2 q! E
圖4:AMD和英特爾基于Chiplet的處理器示例) L0 F+ k' D' m
- \3 T; ~- Q% @9 @9 o5. 混合鍵合/ d& ?! a" S% `- H% U4 _
混合鍵合實(shí)現(xiàn)了芯片之間在非常精細(xì)間距下直接銅對(duì)銅鍵合,無(wú)需使用微凸點(diǎn)。這為芯片到芯片的集成提供了最高的互連密度。
+ C+ a6 p2 l- }& X
glzbe0n2ets64024524415.png (326.96 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
glzbe0n2ets64024524415.png
2024-9-20 01:32 上傳
' _: R5 c( n; c0 L圖5:微凸點(diǎn)鍵合和混合鍵合方法的比較
5 |+ Q/ u S3 X8 b$ m) H' @
. A+ f* D0 ^5 c7 h- k9 ?3 _1 C4 W/ b關(guān)鍵封裝工藝: Z+ K& L0 ^" k# C2 p4 i4 O
幾種關(guān)鍵工藝技術(shù)促進(jìn)了先進(jìn)封裝:
! z3 w/ j. w' n- H" z3 v0 C6 ?0 I1. 晶圓凸點(diǎn)制作
7 C) y5 N6 d* [! Q1 K晶圓凸點(diǎn)制作在芯片切割之前在晶圓上形成互連結(jié)構(gòu)。常見的凸點(diǎn)類型包括:
a6 y9 g5 `) x8 K( b* t3 a( ^焊料凸點(diǎn)(C4)帶焊料帽的銅柱(C2)" [# g! u* D) w# X! n1 T+ ]3 F" ^
" J) }# W* {# y1 |7 @+ j
4ehvddxpvv264024524515.png (521.38 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
4ehvddxpvv264024524515.png
2024-9-20 01:32 上傳
4 |/ O- w+ B- Q; y
圖6:C4和C2晶圓凸點(diǎn)制作的工藝流程% G/ m7 v, @, J" D. e
" l% { \/ H* B, c0 ?) [2. 芯片貼裝和互連* R) C" }, m7 Q: u* L! w- T
將芯片連接到基板或其他芯片的方法包括:
# N) n6 k7 O! w焊料凸點(diǎn)的回流熱壓鍵合(TCB)混合鍵合* B; L% P+ H8 I9 H
$ R I) j8 w- `: g; d: c3. 底填
. O' B2 F4 `5 s, q, n# C( y底填材料被注入以填充芯片和基板之間的間隙,保護(hù)互連。
' |' |) G& }# [+ n/ ^ S5 n: A" n; k6 `' m% H! [/ C- z+ P; K
4. 重布線層(RDL)形成6 v" s9 a/ \- {; g# ? c
RDL在芯片表面重新布線連接。主要RDL工藝包括:
0 {/ k$ l0 l! e/ I8 ?光刻電鍍蝕刻" \1 ~9 \# g8 X" R# E; B
) M& F% v& _2 [: f/ U
5. 模塑
. g" ~5 Q4 ]0 h模塑料封裝芯片和互連以提供保護(hù)。方法包括:! }) G5 `; K& b( O7 `0 c
傳遞模塑壓縮模塑
2 L0 I" v9 O7 N9 n* r0 M) G0 H& Y# G( G3 F
先進(jìn)封裝趨勢(shì)0 X2 t- f( n ]! `" z) C' Q
1. 更精細(xì)的互連間距" O2 V* S+ H# Q1 B2 a
互連間距持續(xù)縮小以實(shí)現(xiàn)更高密度的集成:
# a; _- `: p) L5 F3 x `翻轉(zhuǎn)芯片凸點(diǎn)間距:最小50μm
6 C% E, q+ X' R1 n微凸點(diǎn)間距:最小20μm
8 z& b3 N" Y8 W4 }混合鍵合間距:2 _' D" f6 r. i: R+ l n1 n
Q: K/ N( O3 d0 z% u3 p2. 面板級(jí)封裝* o- U' d& L5 H% b* V& {; \
從晶圓級(jí)到面板級(jí)處理的轉(zhuǎn)變實(shí)現(xiàn)了更大的制造規(guī)模和更低的成本。; ~: p3 z# ~9 D
- W6 @+ i' ?7 A8 R' ?! O: `$ X1 x
3. 先進(jìn)基板. I$ d( v2 n/ m3 \
具有精細(xì)線/空間和嵌入式元件的有機(jī)基板正在實(shí)現(xiàn)更高密度的封裝。
6 v+ F# Y; I. O! T4 H8 I* p% L! B* Y! `4 J6 x4 M
4. Chiplet集成 \: q8 g# z$ u* c3 k5 g
作為單片SoC的替代方案,Chiplet的異構(gòu)集成正在增長(zhǎng)。
; t0 D- {2 x, h1 S1 T( {
`: W) v m( v$ r5. 光電共封裝 (Co-Packaged Optics)
. Q, _3 }+ u+ l6 u8 n' _在封裝中集成光學(xué)元件正在實(shí)現(xiàn)更高帶寬的互連。) ]0 y! Q8 m6 q3 {9 ?# z: L/ g
6 q" J& p! B) f" t) Y0 {6 i" i
6. 先進(jìn)熱管理2 Z7 C& j: d# ], O1 U. v( ~/ I( R
正在開發(fā)微流體等新型冷卻解決方案來(lái)解決熱挑戰(zhàn)。7 a2 E1 j2 _0 p5 I( {- W6 C; [
1 b+ Z7 K( p `, P |5 l
T: P& D/ @. [$ M7 `2 g可靠性考慮9 X* ?" ^3 g# k( k
隨著封裝變得更加復(fù)雜,確?煽啃宰兊弥匾V饕煽啃詥栴}包括:+ f3 ~# \& j) ~$ ]: B% Q
互連的熱循環(huán)疲勞跌落沖擊抵抗濕敏性電遷移應(yīng)力引起的翹曲
+ J* z( K3 b8 `7 q% T+ T
) H" l$ y% d4 s3 G3 i0 `( v$ I" S需要先進(jìn)的建模和測(cè)試方法來(lái)預(yù)測(cè)和改善封裝可靠性。; J( \2 T/ }' H& G; p
; X6 g2 @# x6 C/ E% l" S
1ey3uemexbo64024524615.png (277.23 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
1ey3uemexbo64024524615.png
2024-9-20 01:32 上傳
/ v8 o0 _: I+ H$ U8 U8 ]圖7:與單片設(shè)計(jì)相比,Chiplet方法對(duì)芯片良率的影響
7 o6 W/ c3 V0 ? H# {/ @8 I7 [) e
" |; Z/ ~) g6 g( g. B7 M材料開發(fā): A; `% [3 b s& S
新材料對(duì)實(shí)現(xiàn)先進(jìn)封裝很重要,包括:- U) l3 x/ M, P. b0 J, y7 G% J
用于高頻應(yīng)用的低損耗介電材料低熱膨脹系數(shù)模塑料精細(xì)間距底填材料低溫焊料用于RDL的光敏介電材料
+ i# |# J" ~3 o R7 E' ~" ^! Z( J o! J9 [& `7 r4 H
, Q/ R" R3 v- S6 L, T) f
drivgoq5jwl64024524715.png (117.57 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
drivgoq5jwl64024524715.png
2024-9-20 01:32 上傳
6 x. }! l' P! K# V圖8:封裝材料介電損耗(Df)的路線圖
z- s* `7 `* e. T
, [% z" ^9 @; L
tvathmfe4k064024524815.png (62.75 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
tvathmfe4k064024524815.png
2024-9-20 01:32 上傳
" o' n# t+ E8 T3 r: R圖9:封裝材料介電常數(shù)(Dk)的路線圖
$ K6 j1 Y$ \9 c1 n- o. Q: i0 R8 a9 I* b# r- z9 s) E4 E. j* r
未來(lái)展望
# g5 Z8 F% \$ ~$ s先進(jìn)封裝將繼續(xù)在推動(dòng)半導(dǎo)體創(chuàng)新方面發(fā)揮關(guān)鍵作用。需要關(guān)注的關(guān)鍵領(lǐng)域包括:
- u/ |8 \$ j, T- N# {9 Y& R晶圓級(jí)、面板級(jí)和PCB技術(shù)的融合Chiplet和芯片分解的增加采用超越焊料和銅的新型互連技術(shù)芯片和封裝的協(xié)同設(shè)計(jì)石墨烯等新材料的集成嵌入式冷卻解決方案用于封裝設(shè)計(jì)和優(yōu)化的人工智能
* O1 O+ W$ ~8 l# C: h3 U8 V3 g$ q- q* q' C8 G* g+ K3 D
隨著封裝變得更加復(fù)雜并對(duì)整體系統(tǒng)性能更加重要,芯片設(shè)計(jì)師、封裝設(shè)計(jì)師和材料供應(yīng)商之間的更密切合作將變得不可或缺。9 M. w8 R7 J2 D& _: y/ S
2 V- v! ^( k/ v" }' F/ U, L, Y) _' l/ v" U8 R& z4 s
結(jié)論+ v& y0 W4 ^+ R+ m3 K( x
先進(jìn)封裝正在快速發(fā)展以滿足下一代電子系統(tǒng)的需求。扇出型封裝、2.5D和3D集成以及Chiplet等技術(shù)正在實(shí)現(xiàn)前所未有的異構(gòu)集成水平。在材料、工藝和架構(gòu)方面持續(xù)創(chuàng)新對(duì)于克服挑戰(zhàn)和實(shí)現(xiàn)先進(jìn)封裝在未來(lái)應(yīng)用中的全部潛力將非常重要。
8 g- S4 n1 L7 ^7 Y6 \8 o7 K# w0 {2 w
' l9 g$ b: L# F. `9 g a8 ?. T
參考文獻(xiàn)7 y% D* _' R) \) U
J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.
$ z; \) p8 R' a; ~+ Z. C( G
# G5 x$ Z& G# p ~. S/ D; R4 I( ]
7 [) e3 @$ \& Q$ U- END -
: l+ y: ^/ ]- G; M
+ \$ C% E0 W3 I1 k/ u: F, X% w軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。' R1 t' H" ^" I3 b; h" A2 S9 w) E, g
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
, `: p: T, V$ j1 r/ ~6 B( u. a+ }6 p4 j- B) ?, ]( W
歡迎轉(zhuǎn)載& {. s4 b$ ?$ W; W9 y
2 }3 L. c6 a6 @0 Q轉(zhuǎn)載請(qǐng)注明出處,請(qǐng)勿修改內(nèi)容和刪除作者信息!
2 [* p& z) f0 E% x5 w! h/ A0 C9 x1 m9 S% r! z; K a c; r
3 @( s7 G' w# u: m$ t% _) p0 A- `* [/ U
f3ptq3ikdh464024524915.gif (16.04 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
f3ptq3ikdh464024524915.gif
2024-9-20 01:32 上傳
& i! A( {: t& E0 l* O
/ D6 d2 ?+ [; Y, ~% u
關(guān)注我們& s* d4 L) w6 _
+ }3 m' M) y8 P5 R/ E9 ^& j
9 u9 {- V5 d- P5 X" V; D
nqq51ufjain64024525015.png (31.33 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
nqq51ufjain64024525015.png
2024-9-20 01:32 上傳
! K& [. @1 \ @ |
3 n3 t3 [) N1 m3 [
ejwsveytik264024525115.png (82.79 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
ejwsveytik264024525115.png
2024-9-20 01:32 上傳
$ P3 j; ]9 k" p; H) Y) k/ U
| + ]5 w0 ~0 ~5 H" Y$ P3 T7 e* J# k, B
sd1dglcqkma64024525215.png (21.52 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
sd1dglcqkma64024525215.png
2024-9-20 01:32 上傳
Q1 u4 M' F5 ]& q1 _: B' K
|
) I- n2 Q% C/ ^- n! u" D/ U2 P+ O( Q) i% n% n
, L( |' {0 p% ]1 M$ z# @( c! F V2 f6 m9 ^. V
7 i$ q/ A2 i8 _
! X4 C" Z4 P$ X# @( Y5 n) G9 N% l6 L" U( N2 `5 A
關(guān)于我們:
! ^* n; d* [; R: s ^6 Z深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。
: G0 W$ f: i5 y# h: m4 e* ^ [: b% c! l. u9 j
http://www.latitudeda.com/' y% R4 Q9 T! E l
(點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容) |
|