先進(jìn)半導(dǎo)體封裝的趨勢(shì)與技術(shù)

逍遙設(shè)計(jì)自動(dòng)化

引言
, n' s) ^6 I. x& r$ E7 S1 i半導(dǎo)體行業(yè)正在快速發(fā)展，主要由多個(gè)應(yīng)用領(lǐng)域?qū)Ω�高性能、更低功耗和小型化的需求�?qū)動(dòng)。先進(jìn)封裝技術(shù)在滿足這些需求方面發(fā)揮著關(guān)鍵作用，通過(guò)實(shí)現(xiàn)多樣化組件的異構(gòu)集成。本文以參考文獻(xiàn)為基礎(chǔ)概述了先進(jìn)半導(dǎo)體封裝的主要趨勢(shì)和技術(shù)[1]，非最新的信息，但可以見到技術(shù)的連續(xù)演進(jìn)，當(dāng)年的預(yù)測(cè)依然正確。
7 s3 u1 ?. [! j  Q
1 }* [$ o' F* x) s+ ]. D7 M+ p
8 e3 c0 G" V& D驅(qū)動(dòng)因素和應(yīng)用
推動(dòng)半導(dǎo)體行業(yè)增長(zhǎng)的幾個(gè)主要應(yīng)用包括：

移動(dòng)設(shè)備

高性能計(jì)算

自動(dòng)駕駛汽車

物聯(lián)網(wǎng)（IoT）

大數(shù)據(jù)和云計(jì)算

邊緣計(jì)算

這些應(yīng)用由人工智能和5G通信等系統(tǒng)技術(shù)驅(qū)動(dòng)因素推動(dòng)。為支持這些應(yīng)用，先進(jìn)封裝技術(shù)必須提供：

更高密度的集成

改善電氣和熱性能

降低成本

加快上市時(shí)間
0 I$ t6 h& R! R/ [2 N8 L. z+ ?

* Q- ^/ a% b/ t
圖1：各種先進(jìn)封裝技術(shù)的性能和密度比較

9 u  ~0 S$ j4 o主要先進(jìn)封裝技術(shù)
' c' S9 o0 M& ~1. 扇出型晶圓級(jí)封裝（FOWLP）
FOWLP通過(guò)將芯片嵌入模塑料中并形成重布線層（RDL）來(lái)擴(kuò)展傳統(tǒng)的晶圓級(jí)封裝，從而扇出連接。這允許在更小的形狀因子中實(shí)現(xiàn)更高的I/O密度。


& a; P8 b! k- Z1 q3 r( i) G圖2：采用芯片優(yōu)先、面朝下方法的扇出型晶圓級(jí)封裝橫截面
7 ]" v  a  O; q7 R* N0 e  M2 h
2. 使用中介層的2.5D集成
2.5D集成使用帶有硅通孔（TSV）的硅中介層來(lái)連接多個(gè)并排的芯片。這實(shí)現(xiàn)了高帶寬的芯片間連接。


圖3：臺(tái)積電的局部硅互連（LSI）技術(shù)，用于2.5D集成

3. 使用TSV的3D集成
3D集成使用TSV垂直堆疊多個(gè)芯片進(jìn)行芯片間連接。這提供了最高的集成密度，但面臨熱管理和良率方面的挑戰(zhàn)。

4. Chiplet架構(gòu)
6 R% k7 p4 c* W- y  f$ Z* N$ U3 Z& iChiplet涉及將大型系統(tǒng)級(jí)芯片（SoC）設(shè)計(jì)分割成更小的芯片，然后使用先進(jìn)封裝進(jìn)行集成。這改善了良率并允許混合使用不同的制程節(jié)點(diǎn)。
& e0 W  [1 S4 {2 N& I& b

圖4：AMD和英特爾基于Chiplet的處理器示例

- \3 T; ~- Q% @9 @9 o5. 混合鍵合
混合鍵合實(shí)現(xiàn)了芯片之間在非常精細(xì)間距下直接銅對(duì)銅鍵合，無(wú)需使用微凸點(diǎn)。這為芯片到芯片的集成提供了最高的互連密度。
+ C+ a6 p2 l- }& X
' _: R5 c( n; c0 L圖5：微凸點(diǎn)鍵合和混合鍵合方法的比較
5 |+ Q/ u  S3 X8 b$ m) H' @
. A+ f* D0 ^5 c7 h- k9 ?3 _1 C4 W/ b關(guān)鍵封裝工藝
幾種關(guān)鍵工藝技術(shù)促進(jìn)了先進(jìn)封裝：
! z3 w/ j. w' n- H" z3 v0 C6 ?0 I1. 晶圓凸點(diǎn)制作
7 C) y5 N6 d* [! Q1 K晶圓凸點(diǎn)制作在芯片切割之前在晶圓上形成互連結(jié)構(gòu)。常見的凸點(diǎn)類型包括：
  a6 y9 g5 `) x8 K( b* t3 a( ^

焊料凸點(diǎn)（C4）

帶焊料帽的銅柱（C2）


圖6：C4和C2晶圓凸點(diǎn)制作的工藝流程

" l% {  \/ H* B, c0 ?) [2. 芯片貼裝和互連
將芯片連接到基板或其他芯片的方法包括：
# N) n6 k7 O! w

焊料凸點(diǎn)的回流

熱壓鍵合（TCB）

混合鍵合

$ R  I) j8 w- `: g; d: c3. 底填
. O' B2 F4 `5 s, q, n# C( y底填材料被注入以填充芯片和基板之間的間隙，保護(hù)互連。
' |' |) G& }# [+ n/ ^  S5 n: A
4. 重布線層（RDL）形成
RDL在芯片表面重新布線連接。主要RDL工藝包括：
0 {/ k$ l0 l! e/ I8 ?

光刻

電鍍

蝕刻

5. 模塑
. g" ~5 Q4 ]0 h模塑料封裝芯片和互連以提供保護(hù)。方法包括：

傳遞模塑

壓縮模塑
2 L0 I" v9 O7 N9 n* r
先進(jìn)封裝趨勢(shì)
1. 更精細(xì)的互連間距
互連間距持續(xù)縮小以實(shí)現(xiàn)更高密度的集成：
# a; _- `: p) L5 F3 x  `翻轉(zhuǎn)芯片凸點(diǎn)間距：最小50μm
6 C% E, q+ X' R1 n微凸點(diǎn)間距：最小20μm
8 z& b3 N" Y8 W4 }混合鍵合間距：

  Q: K/ N( O3 d0 z% u3 p2. 面板級(jí)封裝
從晶圓級(jí)到面板級(jí)處理的轉(zhuǎn)變實(shí)現(xiàn)了更大的制造規(guī)模和更低的成本。

3. 先進(jìn)基板
具有精細(xì)線/空間和嵌入式元件的有機(jī)基板正在實(shí)現(xiàn)更高密度的封裝。
6 v+ F# Y; I. O! T4 H8 I* p% L! B
4. Chiplet集成
作為單片SoC的替代方案，Chiplet的異構(gòu)集成正在增長(zhǎng)。
; t0 D- {2 x, h1 S1 T( {
  `: W) v  m( v$ r5. 光電共封裝 （Co-Packaged Optics)
. Q, _3 }+ u+ l6 u8 n' _在封裝中集成光學(xué)元件正在實(shí)現(xiàn)更高帶寬的互連。

6. 先進(jìn)熱管理
正在開發(fā)微流體等新型冷卻解決方案來(lái)解決熱挑戰(zhàn)。

1 b+ Z7 K( p  `, P  |5 l
  T: P& D/ @. [$ M7 `2 g可靠性考慮
隨著封裝變得更加復(fù)雜，確�？煽啃宰兊弥匾�。主要可靠性問題包括：

互連的熱循環(huán)疲勞

跌落沖擊抵抗

濕敏性

電遷移

應(yīng)力引起的翹曲
+ J* z( K3 b8 `7 q% T+ T
) H" l$ y% d4 s3 G3 i0 `( v$ I" S需要先進(jìn)的建模和測(cè)試方法來(lái)預(yù)測(cè)和改善封裝可靠性。

; X6 g2 @# x6 C/ E% l" S
/ v8 o0 _: I+ H$ U8 U8 ]圖7：與單片設(shè)計(jì)相比，Chiplet方法對(duì)芯片良率的影響
7 o6 W/ c3 V0 ?  H# {/ @8 I7 [) e
" |; Z/ ~) g6 g( g. B7 M材料開發(fā)
新材料對(duì)實(shí)現(xiàn)先進(jìn)封裝很重要，包括：

用于高頻應(yīng)用的低損耗介電材料

低熱膨脹系數(shù)模塑料

精細(xì)間距底填材料

低溫焊料

用于RDL的光敏介電材料
+ i# |# J" ~3 o  R7 E' ~" ^! Z


6 x. }! l' P! K# V圖8：封裝材料介電損耗（Df）的路線圖
  z- s* `7 `* e. T
, [% z" ^9 @; L
" o' n# t+ E8 T3 r: R圖9：封裝材料介電常數(shù)（Dk）的路線圖
$ K6 j1 Y$ \9 c1 n- o. Q: i
未來(lái)展望
# g5 Z8 F% \$ ~$ s先進(jìn)封裝將繼續(xù)在推動(dòng)半導(dǎo)體創(chuàng)新方面發(fā)揮關(guān)鍵作用。需要關(guān)注的關(guān)鍵領(lǐng)域包括：
- u/ |8 \$ j, T- N# {9 Y& R

晶圓級(jí)、面板級(jí)和PCB技術(shù)的融合

Chiplet和芯片分解的增加采用

超越焊料和銅的新型互連技術(shù)

芯片和封裝的協(xié)同設(shè)計(jì)

石墨烯等新材料的集成

嵌入式冷卻解決方案

用于封裝設(shè)計(jì)和優(yōu)化的人工智能
* O1 O+ W$ ~8 l# C: h3 U8 V3 g
隨著封裝變得更加復(fù)雜并對(duì)整體系統(tǒng)性能更加重要，芯片設(shè)計(jì)師、封裝設(shè)計(jì)師和材料供應(yīng)商之間的更密切合作將變得不可或缺。

2 V- v! ^( k/ v" }' F/ U, L, Y
結(jié)論
先進(jìn)封裝正在快速發(fā)展以滿足下一代電子系統(tǒng)的需求。扇出型封裝、2.5D和3D集成以及Chiplet等技術(shù)正在實(shí)現(xiàn)前所未有的異構(gòu)集成水平。在材料、工藝和架構(gòu)方面持續(xù)創(chuàng)新對(duì)于克服挑戰(zhàn)和實(shí)現(xiàn)先進(jìn)封裝在未來(lái)應(yīng)用中的全部潛力將非常重要。
8 g- S4 n1 L7 ^

參考文獻(xiàn)
J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.
$ z; \) p8 R' a; ~+ Z. C( G
# G5 x$ Z& G# p  ~

7 [) e3 @$ \& Q$ U- END -
: l+ y: ^/ ]- G; M
+ \$ C% E0 W3 I1 k/ u: F, X% w軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
, `: p: T, V$ j1 r/ ~6 B( u
歡迎轉(zhuǎn)載

2 }3 L. c6 a6 @0 Q轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！
2 [* p& z) f0 E% x5 w! h

3 @( s7 G' w# u: m


關(guān)注我們

+ }3 m' M) y8 P5 R/ E9 ^& j

9 u9 {- V5 d- P5 X" V; D ! K& [. @1 \  @

3 n3 t3 [) N1 m3 [

                     
) I- n2 Q% C/ ^- n

, L( |' {0 p% ]1 M$ z# @


! X4 C" Z4 P$ X# @( Y5 n
關(guān)于我們：
! ^* n; d* [; R: s  ^6 Z深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
: G0 W$ f: i5 y# h: m4 e* ^  [
http://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）