電子產(chǎn)業(yè)一站式賦能平臺

PCB聯(lián)盟網(wǎng)

搜索
查看: 1677|回復: 0
收起左側(cè)

減少PCB板電磁干擾的4個設(shè)計技巧

[復制鏈接]

171

主題

281

帖子

2053

積分

三級會員

Rank: 3Rank: 3

積分
2053
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2019-7-18 17:17:33 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
    電子設(shè)備的電子信號和處理器的頻率不斷提升,電子系統(tǒng)已是一個包含多種元器件和許多分系統(tǒng)的復雜設(shè)備。高密和高速會令系統(tǒng)的輻射加重,而低壓和高靈敏度會使系統(tǒng)的抗擾度降低。
" q* i  o9 o+ v9 y' c: Q
1 }' y7 r) d% ^- w+ J    因此,電磁干擾(EMI)實在是威脅著電子設(shè)備的安全性、可靠性和穩(wěn)定性。我們在設(shè)計電子產(chǎn)品時,PCB板的設(shè)計對解決EMI問題至關(guān)重要。4 G9 _+ y4 S: z9 s
( Z6 t9 M2 L: g: x8 Y2 _9 O
    本文主要講解pcb設(shè)計時要注意的地方,從而減低PCB板中的電磁干擾問題。4 j3 |6 ]: Y% l) T$ H! n2 |
  h4 O) G- }/ v* A
    電磁干擾(EMI)的定義
- j3 x1 J) j# o' n; d7 C+ h* R6 s5 @1 H# s/ [
    電磁干擾(EMI,ElectroMagneTIcInterference),可分為輻射和傳導干擾。輻射干擾就是干擾源以空間作為媒體把其信號干擾到另一電網(wǎng)絡(luò)。而傳導干擾就是以導電介質(zhì)作為媒體把一個電網(wǎng)絡(luò)上的信號干擾到另一電網(wǎng)絡(luò)。在高速系統(tǒng)設(shè)計中,集成電路引腳、高頻信號線和各類接插頭都是PCB板設(shè)計中常見的輻射干擾源,它們散發(fā)的電磁波就是電磁干擾(EMI),自身和其他系統(tǒng)都會因此影響正常工作。( h/ O4 ^3 ~: x3 i* M
) |, }& d1 W6 H+ }$ e4 U: v. x
    針對電磁干擾(EMI)的PCB板設(shè)計技巧
2 K7 B: Y* N, ]6 t7 k" S# _' O  c/ B$ v9 x
    現(xiàn)今PCB板設(shè)計技巧中有不少解決EMI問題的方案,例如:EMI抑制涂層、合適的EMI抑制零件和EMI仿真設(shè)計等,F(xiàn)在簡單講解一下這些技巧。
- ^$ w' a5 H) M. o2 R/ i6 K3 D, U0 T  u4 s
    1、共模EMI干擾源(如在電源匯流排形成的瞬態(tài)電壓在去耦路徑的電感兩端形成的電壓降)
) F  \3 s9 @/ m! c3 k. y- C( w6 J6 m( x$ O& u5 r* o6 J
    在電源層用低數(shù)值的電感,電感所合成的瞬態(tài)信號就會減少,共模EMI從而減少。
" h& l: o$ m6 u  Z3 W& Y$ L2 N9 e* q/ i& n  H. |0 {4 }. V, ]/ g
    減少電源層到IC電源引腳連線的長度。
) ?, j/ Z/ E% x# E/ W; w( G3 ^6 Q. t0 B) T7 E0 D
    使用3-6mil的PCB層間距和FR4介電材料。
- k* `# l. D; [1 Q) t3 @, o7 S% ^
    2、電磁屏蔽: v( j" `2 X4 {1 m
3 i3 i9 E# Z# |* ^1 P
    盡量把信號走線放在同一PCB層,而且要接近電源層或接地層。
% X& e. T/ q7 w! s
1 H, _8 [' H: i    電源層要盡量靠近接地層4 h0 [' a" p2 Q2 ?' E- Z

& M8 ?: G6 Q1 A/ K, Q3 j4 L5 K    3、零件的布局(布局的不同都會影響到電路的干擾和抗干擾能力)
) F& d. k; O9 a- e: e
" O& S% T/ \: ]) t( P" _& B    根據(jù)電路中不同的功能進行分塊處理(例如解調(diào)電路、高頻放大電路及混頻電路等),在這個過程中把強和弱的電信號分開,數(shù)字和模擬信號電路都要分開
7 X0 d- j. l+ \9 Y2 E& W; @/ n, @( m! W5 C& [5 u9 W/ O1 u* K
    各部分電路的濾波網(wǎng)絡(luò)必須就近連接,這樣不僅可以減小輻,這樣可以提高電路的抗干擾能力和減少被干擾的機會。* {* Z- F( g6 c6 J( N
3 L2 F* `! z, ^% a
    易受干擾的零件在布局時應(yīng)盡量避開干擾源,例如數(shù)據(jù)處理板上CPU的干擾等。& h$ P( L  V; L: Q; c- |( t& i

. e( r# c5 N3 e  ]- |    4、布線的考慮(不合理的布線會造成信號線之間的交叉干擾)5 i, E, o% H3 z
$ l% L' M# \  K7 M; G5 [
    不能有走線貼近PCB板的邊框,以免于制作時造成斷線。/ r, J# E# a7 u

( k) }/ w3 m$ W% z( R( {, O    電源線要寬,環(huán)路電阻便會因而減少。
5 U3 F7 M1 \2 A7 `, ~8 Y2 D1 L
# \* r- K5 K# W$ B* k8 z; A" t    信號線盡可能短,并且減少過孔數(shù)目。
5 B8 P! Z' \, f! T7 @
" P, E, D% r6 C. t/ v6 H- d    拐角的布線不可以用直角方法,應(yīng)以135°角為佳。+ l: _3 u* r& [

8 c- V" ~4 B9 Y/ m  H1 b  p    數(shù)字電路與模擬電路應(yīng)以地線隔離,數(shù)字地線與模擬地線都要分離,最后接電源地。
! t( I3 q8 t) g1 t0 m8 }/ {, V
! V0 g; j/ i. P/ X" Z! o    減少電磁干擾是PCB板設(shè)計重要的一環(huán),只要在設(shè)計時多往這一邊想自然在產(chǎn)品測驗如emc測驗中便會更易合格。2 v9 b  U+ J' n( M' [
3 _. w3 P5 C8 ]" M
以上是中信華PCB(www.zxhgroup.com)分享的PCB知識百科,希望對您有幫助!謝謝關(guān)注點贊!公眾號:中信華集團
回復

使用道具 舉報

發(fā)表回復

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則


聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表