先進半導(dǎo)體封裝的趨勢與技術(shù)

逍遙設(shè)計自動化

引言
半導(dǎo)體行業(yè)正在快速發(fā)展，主要由多個應(yīng)用領(lǐng)域?qū)Ω�高性能、更低功耗和小型化的需求�?qū)動。先進封裝技術(shù)在滿足這些需求方面發(fā)揮著關(guān)鍵作用，通過實現(xiàn)多樣化組件的異構(gòu)集成。本文以參考文獻為基礎(chǔ)概述了先進半導(dǎo)體封裝的主要趨勢和技術(shù)[1]，非最新的信息，但可以見到技術(shù)的連續(xù)演進，當(dāng)年的預(yù)測依然正確。

+ Y0 R+ m! i8 s% ~- c
驅(qū)動因素和應(yīng)用
推動半導(dǎo)體行業(yè)增長的幾個主要應(yīng)用包括：
3 ?5 A$ d4 c: J! n

移動設(shè)備

高性能計算

自動駕駛汽車

物聯(lián)網(wǎng)（IoT）

大數(shù)據(jù)和云計算

邊緣計算
. |$ K1 m  H  u& O+ N
這些應(yīng)用由人工智能和5G通信等系統(tǒng)技術(shù)驅(qū)動因素推動。為支持這些應(yīng)用，先進封裝技術(shù)必須提供：

更高密度的集成

改善電氣和熱性能

降低成本

加快上市時間

: h8 f( C* ~* x  v  w+ a1 |
2 T' l0 L/ H+ c
( q& O* ?# J$ C" U圖1：各種先進封裝技術(shù)的性能和密度比較
3 O# d. t: I5 i" c, t: }6 n
# s$ p4 r) I8 M! q主要先進封裝技術(shù)
1. 扇出型晶圓級封裝（FOWLP）
FOWLP通過將芯片嵌入模塑料中并形成重布線層（RDL）來擴展傳統(tǒng)的晶圓級封裝，從而扇出連接。這允許在更小的形狀因子中實現(xiàn)更高的I/O密度。

0 }7 |& _; u- t
$ Q4 y$ I2 s0 z* c! d  [8 A圖2：采用芯片優(yōu)先、面朝下方法的扇出型晶圓級封裝橫截面

) U& P$ Z- {* l2. 使用中介層的2.5D集成
( `. S% s( E1 f9 Z! S% C2.5D集成使用帶有硅通孔（TSV）的硅中介層來連接多個并排的芯片。這實現(xiàn)了高帶寬的芯片間連接。
! w9 J/ T0 c7 @) G0 Z9 y# }) P9 a1 O

: g( ?4 m# t9 r1 \4 ~, L圖3：臺積電的局部硅互連（LSI）技術(shù)，用于2.5D集成

3. 使用TSV的3D集成
' m7 O6 S' g( S6 g& M, S* T5 M3D集成使用TSV垂直堆疊多個芯片進行芯片間連接。這提供了最高的集成密度，但面臨熱管理和良率方面的挑戰(zhàn)。
5 T9 I. U" q' r* c2 r3 @
/ x8 S# h; _- p+ ?) L4. Chiplet架構(gòu)
Chiplet涉及將大型系統(tǒng)級芯片（SoC）設(shè)計分割成更小的芯片，然后使用先進封裝進行集成。這改善了良率并允許混合使用不同的制程節(jié)點。

% c. ?: ]4 z9 T6 U; p
! c  Y: _' n, }3 {圖4：AMD和英特爾基于Chiplet的處理器示例

8 `/ o7 Q$ R5 X% p1 t5 g5. 混合鍵合
混合鍵合實現(xiàn)了芯片之間在非常精細間距下直接銅對銅鍵合，無需使用微凸點。這為芯片到芯片的集成提供了最高的互連密度。

圖5：微凸點鍵合和混合鍵合方法的比較

2 E* A, Z6 _5 L/ P關(guān)鍵封裝工藝
幾種關(guān)鍵工藝技術(shù)促進了先進封裝：
% J- G+ R# {4 o- _$ k1. 晶圓凸點制作
晶圓凸點制作在芯片切割之前在晶圓上形成互連結(jié)構(gòu)。常見的凸點類型包括：
& S. G4 ~8 b3 C( K: T

焊料凸點（C4）

帶焊料帽的銅柱（C2）
% s: h9 i1 D" N* i. {

! d& n+ v0 ]( \圖6：C4和C2晶圓凸點制作的工藝流程

' m( z% h, y6 q9 A" w+ Q) t2. 芯片貼裝和互連
將芯片連接到基板或其他芯片的方法包括：

焊料凸點的回流

熱壓鍵合（TCB）

混合鍵合
, h5 L$ ]* u3 ?/ {, K9 P; H* M5 S4 N! V
3. 底填
底填材料被注入以填充芯片和基板之間的間隙，保護互連。
( s: f) |" K9 V( H
# k" z- Z% b  d  C2 B+ F4. 重布線層（RDL）形成
( h3 Y  I  k$ h  _3 f2 O9 ?RDL在芯片表面重新布線連接。主要RDL工藝包括：

光刻

電鍍

蝕刻
8 T! m: Z! C. Y) \
5. 模塑
. t: X  T4 m/ @) z5 \# p& t模塑料封裝芯片和互連以提供保護。方法包括：

傳遞模塑

壓縮模塑

先進封裝趨勢
- m* q: z- j7 t+ q; e7 f0 g* }" \1. 更精細的互連間距
9 k# w8 j0 c" S- e4 T8 x2 q' F* Q互連間距持續(xù)縮小以實現(xiàn)更高密度的集成：
翻轉(zhuǎn)芯片凸點間距：最小50μm
微凸點間距：最小20μm
' v1 r# b! g+ [' e& ]混合鍵合間距：

" M+ i- `% F9 ?2 S; ?2. 面板級封裝
從晶圓級到面板級處理的轉(zhuǎn)變實現(xiàn)了更大的制造規(guī)模和更低的成本。

3. 先進基板
具有精細線/空間和嵌入式元件的有機基板正在實現(xiàn)更高密度的封裝。

4. Chiplet集成
作為單片SoC的替代方案，Chiplet的異構(gòu)集成正在增長。

1 g) ^. k6 {2 D7 {1 \. b' y5. 光電共封裝 （Co-Packaged Optics)
1 D! {( N$ V5 X9 h在封裝中集成光學(xué)元件正在實現(xiàn)更高帶寬的互連。

6. 先進熱管理
正在開發(fā)微流體等新型冷卻解決方案來解決熱挑戰(zhàn)。
/ z& ~: D, F, e! ~; m2 t

可靠性考慮
" {2 Y4 E1 W. w, L/ e/ {隨著封裝變得更加復(fù)雜，確�？煽啃宰兊弥匾�。主要可靠性問題包括：
. S& b# C  W; j

互連的熱循環(huán)疲勞

跌落沖擊抵抗

濕敏性

電遷移

應(yīng)力引起的翹曲

7 J8 ?* p5 z2 B$ b需要先進的建模和測試方法來預(yù)測和改善封裝可靠性。
* q- R5 v) Z: \! ~

圖7：與單片設(shè)計相比，Chiplet方法對芯片良率的影響
% b! M$ m0 [5 ?, f" O
材料開發(fā)
新材料對實現(xiàn)先進封裝很重要，包括：

用于高頻應(yīng)用的低損耗介電材料

低熱膨脹系數(shù)模塑料

精細間距底填材料

低溫焊料

用于RDL的光敏介電材料



5 c8 a. @  _' {* f  W, Y圖8：封裝材料介電損耗（Df）的路線圖


圖9：封裝材料介電常數(shù)（Dk）的路線圖
6 p/ p1 y9 |- E8 Y$ c
0 _1 F3 l# r$ O$ c  ^8 I' m% C未來展望
先進封裝將繼續(xù)在推動半導(dǎo)體創(chuàng)新方面發(fā)揮關(guān)鍵作用。需要關(guān)注的關(guān)鍵領(lǐng)域包括：
6 s. W$ a( I8 g- E9 C- k

晶圓級、面板級和PCB技術(shù)的融合

Chiplet和芯片分解的增加采用

超越焊料和銅的新型互連技術(shù)

芯片和封裝的協(xié)同設(shè)計

石墨烯等新材料的集成

嵌入式冷卻解決方案

用于封裝設(shè)計和優(yōu)化的人工智能
% V! r" l$ `  T3 F$ c3 A
隨著封裝變得更加復(fù)雜并對整體系統(tǒng)性能更加重要，芯片設(shè)計師、封裝設(shè)計師和材料供應(yīng)商之間的更密切合作將變得不可或缺。


. V- w8 Z* Q2 e. @* i4 o結(jié)論
先進封裝正在快速發(fā)展以滿足下一代電子系統(tǒng)的需求。扇出型封裝、2.5D和3D集成以及Chiplet等技術(shù)正在實現(xiàn)前所未有的異構(gòu)集成水平。在材料、工藝和架構(gòu)方面持續(xù)創(chuàng)新對于克服挑戰(zhàn)和實現(xiàn)先進封裝在未來應(yīng)用中的全部潛力將非常重要。
/ W, i( H9 _' _: d$ ^
/ @1 H5 F- W! |$ j
. R* s3 @0 w2 {7 H參考文獻
J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.
- D7 t, X; m; x  n# `  N
8 L, h/ H  B* h+ K
$ \; j+ }6 F. z" w& T
: d) u, k* x7 M% F- END -

" {, R: L0 B3 B  t% x0 E軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點擊左下角"閱讀原文"馬上申請
) `3 }* h: p  a' \
& K: c+ r* w- W, R. n5 c歡迎轉(zhuǎn)載
$ q0 T' f, X$ [" B6 {8 W
轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！

5 }; l2 x  P% c( |0 l3 F+ v( K

' L! V! P/ }' Z4 k) T
. H: ?$ P6 Y) O5 l/ f( O0 D
6 q4 w% B6 T: i4 [! U' v  Q; e關(guān)注我們

  {9 q: R) c7 H1 H0 n

3 M8 C( @- Y: j3 M0 b" ~

                     

. p( h* z7 }) \# g8 V
; }' z. v" r, P: l7 r2 A
1 F$ P0 e/ N* y! j+ b, o. z1 x1 ^

' C$ J6 w3 r. {, V# B4 ]' w
4 K% i0 {$ x; y3 X; e- Z7 t關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
" o$ P3 F! r* }! L: ?' ]) i
3 @/ r2 v' u  y# K) R1 ^http://www.latitudeda.com/
" {! h2 N9 n" V' A（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）