先進(jìn)半導(dǎo)體封裝的趨勢(shì)與技術(shù)

逍遙設(shè)計(jì)自動(dòng)化

引言
半導(dǎo)體行業(yè)正在快速發(fā)展，主要由多個(gè)應(yīng)用領(lǐng)域?qū)Ω�高性能、更低功耗和小型化的需求�?qū)動(dòng)。先進(jìn)封裝技術(shù)在滿足這些需求方面發(fā)揮著關(guān)鍵作用，通過實(shí)現(xiàn)多樣化組件的異構(gòu)集成。本文以參考文獻(xiàn)為基礎(chǔ)概述了先進(jìn)半導(dǎo)體封裝的主要趨勢(shì)和技術(shù)[1]，非最新的信息，但可以見到技術(shù)的連續(xù)演進(jìn)，當(dāng)年的預(yù)測依然正確。


驅(qū)動(dòng)因素和應(yīng)用
+ y, m: h2 [0 @6 s( v+ d/ n推動(dòng)半導(dǎo)體行業(yè)增長的幾個(gè)主要應(yīng)用包括：
4 [: U" J' U$ I. [% L! s

移動(dòng)設(shè)備

高性能計(jì)算

自動(dòng)駕駛汽車

物聯(lián)網(wǎng)（IoT）

大數(shù)據(jù)和云計(jì)算

邊緣計(jì)算
/ G' B/ i5 s" W% F- G! |
, Y2 u& e! K' k4 x7 y- g  q/ l: ]這些應(yīng)用由人工智能和5G通信等系統(tǒng)技術(shù)驅(qū)動(dòng)因素推動(dòng)。為支持這些應(yīng)用，先進(jìn)封裝技術(shù)必須提供：
9 s* _8 ~7 v! ~0 n1 C8 A8 Q

更高密度的集成

改善電氣和熱性能

降低成本

加快上市時(shí)間



圖1：各種先進(jìn)封裝技術(shù)的性能和密度比較
" q- C# }& W, Z" Z
主要先進(jìn)封裝技術(shù)
1. 扇出型晶圓級(jí)封裝（FOWLP）
FOWLP通過將芯片嵌入模塑料中并形成重布線層（RDL）來擴(kuò)展傳統(tǒng)的晶圓級(jí)封裝，從而扇出連接。這允許在更小的形狀因子中實(shí)現(xiàn)更高的I/O密度。


圖2：采用芯片優(yōu)先、面朝下方法的扇出型晶圓級(jí)封裝橫截面

2. 使用中介層的2.5D集成
2.5D集成使用帶有硅通孔（TSV）的硅中介層來連接多個(gè)并排的芯片。這實(shí)現(xiàn)了高帶寬的芯片間連接。


圖3：臺(tái)積電的局部硅互連（LSI）技術(shù)，用于2.5D集成

3. 使用TSV的3D集成
3D集成使用TSV垂直堆疊多個(gè)芯片進(jìn)行芯片間連接。這提供了最高的集成密度，但面臨熱管理和良率方面的挑戰(zhàn)。
7 d  _0 t8 \* ^% M3 V3 M
5 H1 O9 N2 W) I& U) G4. Chiplet架構(gòu)
0 D. U" i4 M1 [6 n! s: xChiplet涉及將大型系統(tǒng)級(jí)芯片（SoC）設(shè)計(jì)分割成更小的芯片，然后使用先進(jìn)封裝進(jìn)行集成。這改善了良率并允許混合使用不同的制程節(jié)點(diǎn)。


圖4：AMD和英特爾基于Chiplet的處理器示例

5. 混合鍵合
) Y# g+ H8 x4 n) s- P2 i混合鍵合實(shí)現(xiàn)了芯片之間在非常精細(xì)間距下直接銅對(duì)銅鍵合，無需使用微凸點(diǎn)。這為芯片到芯片的集成提供了最高的互連密度。

" X7 l2 g, @7 @8 N. ]圖5：微凸點(diǎn)鍵合和混合鍵合方法的比較

8 c4 ?3 Y, d$ Q: b關(guān)鍵封裝工藝
幾種關(guān)鍵工藝技術(shù)促進(jìn)了先進(jìn)封裝：
; x  Y4 r. z/ H1. 晶圓凸點(diǎn)制作
9 q, ?4 [  u. p  Y5 E5 U晶圓凸點(diǎn)制作在芯片切割之前在晶圓上形成互連結(jié)構(gòu)。常見的凸點(diǎn)類型包括：

焊料凸點(diǎn)（C4）

帶焊料帽的銅柱（C2）

; h3 m9 F) S1 [% a
" a, Q+ q5 Z" Q) W: N3 k圖6：C4和C2晶圓凸點(diǎn)制作的工藝流程
6 K, P4 e/ }4 ~7 c9 w
2. 芯片貼裝和互連
將芯片連接到基板或其他芯片的方法包括：
3 T- U/ y9 ?9 j  ?

焊料凸點(diǎn)的回流

熱壓鍵合（TCB）

混合鍵合
' C& i6 O0 R3 C8 C8 `. ~- |
3. 底填
8 b, U4 o( f, Y" c/ z- y5 b3 @; v底填材料被注入以填充芯片和基板之間的間隙，保護(hù)互連。

4. 重布線層（RDL）形成
4 Q+ H& [; J: g8 r) ZRDL在芯片表面重新布線連接。主要RDL工藝包括：

光刻

電鍍

蝕刻

5. 模塑
$ \6 c, c4 m" S$ a) U模塑料封裝芯片和互連以提供保護(hù)。方法包括：

傳遞模塑

壓縮模塑
9 w5 M4 s" d8 w2 |
" B6 I5 k' E; L9 a先進(jìn)封裝趨勢(shì)
* }5 N9 {( R2 a! m/ r6 B1. 更精細(xì)的互連間距
互連間距持續(xù)縮小以實(shí)現(xiàn)更高密度的集成：
9 A; ]) E' w4 n, s* h0 i! Y$ U; j+ P翻轉(zhuǎn)芯片凸點(diǎn)間距：最小50μm
! H! Z8 j/ H# K  Q8 K  j6 J$ A微凸點(diǎn)間距：最小20μm
混合鍵合間距：

2. 面板級(jí)封裝
從晶圓級(jí)到面板級(jí)處理的轉(zhuǎn)變實(shí)現(xiàn)了更大的制造規(guī)模和更低的成本。

3. 先進(jìn)基板
1 `% ?! K& C$ A) r# o5 v: l( H具有精細(xì)線/空間和嵌入式元件的有機(jī)基板正在實(shí)現(xiàn)更高密度的封裝。

4. Chiplet集成
& O% R) ^$ s( O% i1 X作為單片SoC的替代方案，Chiplet的異構(gòu)集成正在增長。
8 Y: P+ s, i, l) s7 @0 `
5. 光電共封裝 （Co-Packaged Optics)
在封裝中集成光學(xué)元件正在實(shí)現(xiàn)更高帶寬的互連。
/ F# Y, v& {; N* ]
6. 先進(jìn)熱管理
) _# L3 j8 a; s6 n  u正在開發(fā)微流體等新型冷卻解決方案來解決熱挑戰(zhàn)。
& V  J! z1 N7 p& L
/ W3 C* n& D$ `# Q* g
可靠性考慮
隨著封裝變得更加復(fù)雜，確�？煽啃宰兊弥匾�。主要可靠性問題包括：

互連的熱循環(huán)疲勞

跌落沖擊抵抗

濕敏性

電遷移

應(yīng)力引起的翹曲

需要先進(jìn)的建模和測試方法來預(yù)測和改善封裝可靠性。
! G. E% K( s2 _; ~3 k7 [

5 K6 z- }, A  k* }圖7：與單片設(shè)計(jì)相比，Chiplet方法對(duì)芯片良率的影響

材料開發(fā)
新材料對(duì)實(shí)現(xiàn)先進(jìn)封裝很重要，包括：
( H+ Z8 p1 x9 n% t! o4 O% A

用于高頻應(yīng)用的低損耗介電材料

低熱膨脹系數(shù)模塑料

精細(xì)間距底填材料

低溫焊料

用于RDL的光敏介電材料
% ]5 ~* v* I' f2 N* e


1 z1 E% y7 ^' i/ u  M% _圖8：封裝材料介電損耗（Df）的路線圖
; S8 S, y( H  A. h7 l: ~
9 e* S' \% U+ {& J
% d( R- o; ]# O+ n4 c' s圖9：封裝材料介電常數(shù)（Dk）的路線圖
6 z1 F6 w9 Y# U9 M# @
未來展望
$ r% {; T9 I: B5 M( K先進(jìn)封裝將繼續(xù)在推動(dòng)半導(dǎo)體創(chuàng)新方面發(fā)揮關(guān)鍵作用。需要關(guān)注的關(guān)鍵領(lǐng)域包括：
5 D# I" L& s/ w, F5 i& t/ e+ X# B/ K

晶圓級(jí)、面板級(jí)和PCB技術(shù)的融合

Chiplet和芯片分解的增加采用

超越焊料和銅的新型互連技術(shù)

芯片和封裝的協(xié)同設(shè)計(jì)

石墨烯等新材料的集成

嵌入式冷卻解決方案

用于封裝設(shè)計(jì)和優(yōu)化的人工智能

, ?0 [* G; p1 ~: V2 p1 h0 l& J7 y隨著封裝變得更加復(fù)雜并對(duì)整體系統(tǒng)性能更加重要，芯片設(shè)計(jì)師、封裝設(shè)計(jì)師和材料供應(yīng)商之間的更密切合作將變得不可或缺。
/ F! S5 w$ i) p% c0 W0 J/ s. b
2 T9 ~! F) O6 m
; K8 |( F3 w0 x3 S" {/ [- Q結(jié)論
$ D: z/ K. W( |$ ^2 c% ]; H4 x先進(jìn)封裝正在快速發(fā)展以滿足下一代電子系統(tǒng)的需求。扇出型封裝、2.5D和3D集成以及Chiplet等技術(shù)正在實(shí)現(xiàn)前所未有的異構(gòu)集成水平。在材料、工藝和架構(gòu)方面持續(xù)創(chuàng)新對(duì)于克服挑戰(zhàn)和實(shí)現(xiàn)先進(jìn)封裝在未來應(yīng)用中的全部潛力將非常重要。


% [9 ]+ L7 U* W參考文獻(xiàn)
J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.
; l3 ?, D% x0 _6 x
$ u! D3 m$ r1 Z4 U: B$ E
# R  Y; S4 `& o+ ]* I, P, i% M
& I6 B  ~& K. c, Q  A9 T- END -
8 b! [3 x. |! {# T: k3 T
7 O2 H" n- W5 c+ Q軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
+ L5 |6 y, _8 C' x  }; |  A點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)

歡迎轉(zhuǎn)載

轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！
, C$ T5 A: D$ @( N5 T



8 ?  ]0 i( x5 t
( K& X2 M# i7 o7 O+ N關(guān)注我們
. m  Z6 d- H! Q+ r$ f, `; i. a

' i: K9 k8 [3 Q8 P! {/ k7 f; n

! d8 c- L+ j4 f4 o% J( M$ e2 |* g

7 F: A; _! I! ]! B8 S) T+ B

                     

4 t! O* k+ ^$ r5 Y& b
: b1 g; G, \1 j: w( s$ T

& h; A) J! R% a& u+ F. f# `
% d; o! V  K2 K0 f/ n
$ z) @" ^) m" k* P關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

http://www.latitudeda.com/
- ~9 Q* f6 v8 W3 I（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）