|
Zynq-7000是Xilinx推出的一款全可編程片上系統(tǒng)(All Programmable SoC)。6 b, w5 L/ k6 V
Zynq-7000 器件配備雙核 ARM Cortex-A9 處理器,該處理器與基于 28nm Artix-7 或 Kintex®-7 的可編程邏輯集成,可實(shí)現(xiàn)優(yōu)異的性能功耗比和最大的設(shè)計(jì)靈活性。Zynq-7000 具有高達(dá) 6.25M 的邏輯單元以及從 6.6Gb/s 到 12.5Gb/s 的收發(fā)器,可為多攝像頭駕駛員輔助系統(tǒng)和 4K2K 超高清電視等大量嵌入式應(yīng)用實(shí)現(xiàn)高度差異化的設(shè)計(jì)。
+ a1 L' e( H4 C6 |Zynq-7000 SoC 系列集成 ARM 處理器的軟件可編程性與 FPGA 的硬件可編程性,不僅可實(shí)現(xiàn)重要分析與硬件加速,同時(shí)還在單個(gè)器件上高度集成 CPU、DSP、ASSP 以及混合信號(hào)功能。Zynq-7000 系列包括單核 Zynq-7000S 器件和雙核 Zynq-7000 器件,是單位功耗性價(jià)比最高的全面可擴(kuò)展的 SoC 平臺(tái),可充分滿足您的獨(dú)特應(yīng)用需求。
, p- _$ t1 `! Q3 `Zynq-7000系列產(chǎn)品特性:
9 I" s; y9 L" H9 I, Q% j0 V9 p! Y1.更智能 & 優(yōu)化 & 最安全的解決方案& e6 R8 Y V1 m
實(shí)現(xiàn)差異化、分析和控制功能的創(chuàng)新型 ARM + FPGA 架構(gòu)
: |; |, ?" i/ J5 L: e5 _$ P巨大的 OS、中間件、協(xié)議棧、加速器和 IP 生態(tài)環(huán)境
- S4 |; F/ ~% V: P5 b多級(jí)別的軟硬件安全
' h& n; t& f: b2.無與倫比的集成、高性能和低功耗
3 h& K' p: x3 n5 |通過集成功能交付實(shí)際上的全可編程平臺(tái)
. W t- T1 |: A8 }* K8 W通過精心優(yōu)化的架構(gòu)提供系統(tǒng)級(jí)性能
/ C' H' m' d: ?- F5 A為交付最低系統(tǒng)功耗而精心設(shè)計(jì)
$ j! }& e# f c; k% N: J7 v' ^; ]3.業(yè)經(jīng)驗(yàn)證的高效生產(chǎn)力
; y7 t' S1 p% b8 z最靈活、可擴(kuò)展的平臺(tái),實(shí)現(xiàn)最大重復(fù)使用和最佳 TTM" t2 \+ ~2 w! t; i8 u9 Y
行業(yè)領(lǐng)先設(shè)計(jì)工具、 C/C++、Open CL 設(shè)計(jì)抽象
, q# d( t* w/ A" ^+ L; i最豐富的軟硬件設(shè)計(jì)工具、SoM、設(shè)計(jì)套件和參考設(shè)計(jì)產(chǎn)品組合
' y( Q, d) g9 s5 v' I+ A0 b8 PXilinx Zynq-7000 資源框圖如下:
, V% V4 X: T1 ?# t# D6 D* w8 D3 T2 C2 P* Q0 }% L( g% V' Y
基于 Xilinx Zynq-7000 SoC 系列架構(gòu),廣州創(chuàng)龍?jiān)O(shè)計(jì)了一款適用于高速數(shù)據(jù)采集處理的核心板SOM-TLZ7xH,采用沉金無鉛工藝的 14 層板設(shè)計(jì)。
/ z* F( K& H; l! o, _1.核心板簡(jiǎn)介:" ~( G$ S! v/ S! q8 O/ h$ c: v J
 基于 Xilinx Zynq-7000 SoC 高性能處理器,集成 PS 端雙核 Cortex-A9 ARM + PL 端 Kintex-7 架構(gòu)可編程邏輯資源;
/ J9 ]3 ?" h! o: {$ F+ M PS 端 512KByte L2 Cache,256KByte On-Chip Memory,XC7Z035、XC7Z045 和 XC7Z100 管腳 pin to pin 兼容,主頻可高達(dá) 1GHz;- G" G! ~8 ?8 N1 ^) @
 支持 USB 2.0、SDIO、千兆以太網(wǎng)、PCIe 等多種高速接口,同時(shí)支持 I2C、SPI、UART等常見接口;2 u- y. }8 Y1 ?1 P+ @/ [% s
 支持兩路 12bit MSPS ADCs,多達(dá) 17 個(gè)差分輸入通道;
( L( i' J a! g9 ` 多達(dá) 54 個(gè)復(fù)用 I/O 引腳(MIO),用于外設(shè)引腳分配;2 [3 T2 o0 ]. I. F- U* w0 {: D
 PS 端可通過 EMIO 配置 PL 端 IO,支持共享內(nèi)存,支持 PS 端和 PL 端數(shù)據(jù)協(xié)同處理;
! ?/ A$ p+ X4 Q ~' ]5 v PL 端可編程邏輯單元數(shù)量區(qū)間為 275K-444K,內(nèi)部集成的 Block RAM 可達(dá) 26.5Mbit,8 對(duì)高速串行收發(fā)器,每通道通信速率高達(dá) 12.5Gbit/s;
" V( W! E) U3 F( k* z 可通過 PS 端配置及燒寫 PL 端程序,且 PS 端和 PL 端可以獨(dú)立開發(fā),互不干擾;0 a. Y6 l S5 \
 核心板大小為 100mm*75mm;7 b, e& b& V$ [7 I' ? O
 連接穩(wěn)定可靠,采用工業(yè)級(jí)精密 B2B 高速連接器,防反插,保證信號(hào)完整性;# F3 W% b7 }' ?4 m6 w8 U: ^: d
2 ]! o8 R$ j9 _2. 典型運(yùn)用領(lǐng)域
0 W8 ~! A9 C" l" `. Y: o+ v 電機(jī)控制) Z; p+ A* S* {0 |- H" J5 X& V
 醫(yī)療設(shè)備
- o L$ l0 a6 l0 s7 ] 雷達(dá)聲納( b6 ?: F5 K& y f, a' `* F
 電力采集
8 R8 _9 `, I# v0 f9 ~* T4 X; t 機(jī)器視覺
: ?' |5 F! ^) J# @5 p5 y: _3.硬件框圖7 |2 T/ k! A" o: k% ]
4 f! H1 h Z8 x" b2 C4.硬件參數(shù)
v0 X$ ?8 A" ]# I( C& i2 [: R& P0 j7 o/ ?5 ?6 J" J
5.開發(fā)資料6 R% `, y8 I: a7 v$ P& |- L, n% k
(1) 提供核心板引腳定義、可編輯底板原理圖、可編輯底板 PCB、芯片Datasheet,縮短硬件設(shè)計(jì)周期;
/ O7 o4 z" _6 F6 G$ f" f(2) 提供系統(tǒng)燒寫鏡像、內(nèi)核驅(qū)動(dòng)源碼、文件系統(tǒng)源碼,以及豐富的 Demo 程序;
8 t. t% q6 {" q9 V(3) 提供完整的平臺(tái)開發(fā)包、入門教程,節(jié)省軟件整理時(shí)間,上手容易;+ J$ K$ L: @2 H: h0 ^+ ]
(4) 提供詳細(xì)的異構(gòu)通信開發(fā)教程,很好的解決開發(fā)瓶頸;
. g n; N* t( |: B0 l(5) 提供基于 Qt 的圖形界面開發(fā)教程。. ~5 @% [: \- i! e) b
) K$ c; m$ l1 n! u2 d
9 \6 l* |: @! J+ l) P6 J; b. c. o) r
想要了解更多可以點(diǎn)擊鏈接:http://www.tronlong.com/* U1 o# C) e* Q" B. ~
|
|