先進(jìn)半導(dǎo)體封裝的趨勢與技術(shù)

逍遙設(shè)計自動化

引言
半導(dǎo)體行業(yè)正在快速發(fā)展，主要由多個應(yīng)用領(lǐng)域?qū)Ω�高性能、更低功耗和小型化的需求�?qū)動。先進(jìn)封裝技術(shù)在滿足這些需求方面發(fā)揮著關(guān)鍵作用，通過實現(xiàn)多樣化組件的異構(gòu)集成。本文以參考文獻(xiàn)為基礎(chǔ)概述了先進(jìn)半導(dǎo)體封裝的主要趨勢和技術(shù)[1]，非最新的信息，但可以見到技術(shù)的連續(xù)演進(jìn)，當(dāng)年的預(yù)測依然正確。

  \7 |. E3 _8 j& A+ L7 x
- f6 E. x  B# _5 s1 K驅(qū)動因素和應(yīng)用
" ]+ s3 v. z! u$ P推動半導(dǎo)體行業(yè)增長的幾個主要應(yīng)用包括：
7 R3 Q0 i4 D+ g6 m# a* b

移動設(shè)備

高性能計算

自動駕駛汽車

物聯(lián)網(wǎng)（IoT）

大數(shù)據(jù)和云計算

邊緣計算
1 h; h+ c8 s2 ]
9 C# c4 V5 J% x+ K% [% P6 @! v& e這些應(yīng)用由人工智能和5G通信等系統(tǒng)技術(shù)驅(qū)動因素推動。為支持這些應(yīng)用，先進(jìn)封裝技術(shù)必須提供：

更高密度的集成

改善電氣和熱性能

降低成本

加快上市時間
8 A* D! p8 ]# s& |3 x
3 E) b5 v! Z) {+ n
' l4 z4 B& v: H) I% ]) O
圖1：各種先進(jìn)封裝技術(shù)的性能和密度比較

! q3 {* Y& f; L; ?主要先進(jìn)封裝技術(shù)
1. 扇出型晶圓級封裝（FOWLP）
FOWLP通過將芯片嵌入模塑料中并形成重布線層（RDL）來擴(kuò)展傳統(tǒng)的晶圓級封裝，從而扇出連接。這允許在更小的形狀因子中實現(xiàn)更高的I/O密度。
) x- T4 ?& |1 H, s0 c4 L/ N

圖2：采用芯片優(yōu)先、面朝下方法的扇出型晶圓級封裝橫截面

3 m8 C$ p. x$ t: e% C8 s2. 使用中介層的2.5D集成
2.5D集成使用帶有硅通孔（TSV）的硅中介層來連接多個并排的芯片。這實現(xiàn)了高帶寬的芯片間連接。
  v$ F# s6 K! I# r' @7 S

圖3：臺積電的局部硅互連（LSI）技術(shù)，用于2.5D集成

3. 使用TSV的3D集成
; v! a% h: r! m, \) o% T3D集成使用TSV垂直堆疊多個芯片進(jìn)行芯片間連接。這提供了最高的集成密度，但面臨熱管理和良率方面的挑戰(zhàn)。

2 \9 L4 }: M) ?/ u4. Chiplet架構(gòu)
1 k. m; b6 B, x. L- V8 FChiplet涉及將大型系統(tǒng)級芯片（SoC）設(shè)計分割成更小的芯片，然后使用先進(jìn)封裝進(jìn)行集成。這改善了良率并允許混合使用不同的制程節(jié)點(diǎn)。
2 ]& n  L2 W  q: ?& b6 g# v1 E" ~7 r' g
0 U7 |+ z$ p! h. g7 ^
圖4：AMD和英特爾基于Chiplet的處理器示例
7 o; Y5 L0 {2 }5 b4 B" M8 V
0 U- N9 K2 w% O) F5. 混合鍵合
混合鍵合實現(xiàn)了芯片之間在非常精細(xì)間距下直接銅對銅鍵合，無需使用微凸點(diǎn)。這為芯片到芯片的集成提供了最高的互連密度。
4 p7 G. e( w1 n  C8 Z
圖5：微凸點(diǎn)鍵合和混合鍵合方法的比較
; U, l* H% q3 |% Y
關(guān)鍵封裝工藝
. C& X, M  j" o$ y幾種關(guān)鍵工藝技術(shù)促進(jìn)了先進(jìn)封裝：
2 x3 ?. }# g3 o! d* A  W1. 晶圓凸點(diǎn)制作
8 s2 f2 i: v, @晶圓凸點(diǎn)制作在芯片切割之前在晶圓上形成互連結(jié)構(gòu)。常見的凸點(diǎn)類型包括：
8 x- K; }: r8 t% i: U

焊料凸點(diǎn)（C4）

帶焊料帽的銅柱（C2）
& v! m/ b) h; l+ k

9 K' J$ n* w3 j2 u! ~% q) G" k; t8 R圖6：C4和C2晶圓凸點(diǎn)制作的工藝流程

7 |8 K* G! y( y+ P" e) {; V- D/ @7 W2. 芯片貼裝和互連
將芯片連接到基板或其他芯片的方法包括：
2 o: S- U( G( Q  b

焊料凸點(diǎn)的回流

熱壓鍵合（TCB）

混合鍵合

3. 底填
底填材料被注入以填充芯片和基板之間的間隙，保護(hù)互連。
7 [4 w3 e4 S+ _5 ~% L& c
4. 重布線層（RDL）形成
RDL在芯片表面重新布線連接。主要RDL工藝包括：
/ {- p5 D! p5 t" q8 D8 ^

光刻

電鍍

蝕刻

5. 模塑
7 I2 y3 e; t5 Q! N8 N* R) D模塑料封裝芯片和互連以提供保護(hù)。方法包括：

傳遞模塑

壓縮模塑

# ?5 M! ^2 T: \; ~( ?8 ?- P& e先進(jìn)封裝趨勢
1. 更精細(xì)的互連間距
' O9 q/ h- R- Y% A/ A& F互連間距持續(xù)縮小以實現(xiàn)更高密度的集成：
% b3 r5 e/ Y* H翻轉(zhuǎn)芯片凸點(diǎn)間距：最小50μm
. J' D* m' R6 F* I) P* Q( j微凸點(diǎn)間距：最小20μm
混合鍵合間距：
. r& A& [7 k( V/ j* G+ F& g. {. Q' \
1 S/ x* K" y2 u. `2. 面板級封裝
從晶圓級到面板級處理的轉(zhuǎn)變實現(xiàn)了更大的制造規(guī)模和更低的成本。
( G4 L' p# _2 e1 J. U2 p3 l
3. 先進(jìn)基板
! M$ S6 _- i/ E/ ?7 K3 m3 g具有精細(xì)線/空間和嵌入式元件的有機(jī)基板正在實現(xiàn)更高密度的封裝。
: p; o' D$ S9 p" z
4. Chiplet集成
9 Z$ c8 e1 i% f/ p2 ?作為單片SoC的替代方案，Chiplet的異構(gòu)集成正在增長。
5 i2 o, v" ^. g; t. S- M$ {
5. 光電共封裝 （Co-Packaged Optics)
在封裝中集成光學(xué)元件正在實現(xiàn)更高帶寬的互連。

. i: K" ?! X. q% I/ s! s6. 先進(jìn)熱管理
正在開發(fā)微流體等新型冷卻解決方案來解決熱挑戰(zhàn)。

7 h& k+ }1 ]0 }+ r/ g' v
# h# ?; g  ?# {; p- R可靠性考慮
隨著封裝變得更加復(fù)雜，確�？煽啃宰兊弥匾�。主要可靠性問題包括：

互連的熱循環(huán)疲勞

跌落沖擊抵抗

濕敏性

電遷移

應(yīng)力引起的翹曲

. S5 w  q0 x5 S2 j需要先進(jìn)的建模和測試方法來預(yù)測和改善封裝可靠性。


圖7：與單片設(shè)計相比，Chiplet方法對芯片良率的影響
# j* T. o8 H* r7 r( ?! k
, {$ t, X7 b1 u材料開發(fā)
! A" k# q; |8 ?* H7 M' r0 p$ j5 _新材料對實現(xiàn)先進(jìn)封裝很重要，包括：

用于高頻應(yīng)用的低損耗介電材料

低熱膨脹系數(shù)模塑料

精細(xì)間距底填材料

低溫焊料

用于RDL的光敏介電材料

( _$ U/ Q' M$ {' u# m. j

圖8：封裝材料介電損耗（Df）的路線圖
# k; ^, ~: f# y7 x* U/ ^0 y$ X1 w
- r9 Z3 p- z7 Z5 t2 P
圖9：封裝材料介電常數(shù)（Dk）的路線圖

3 H! v. y) ^' b, f0 j* _; G未來展望
先進(jìn)封裝將繼續(xù)在推動半導(dǎo)體創(chuàng)新方面發(fā)揮關(guān)鍵作用。需要關(guān)注的關(guān)鍵領(lǐng)域包括：
9 s) \3 V  x9 {! }) p% V

晶圓級、面板級和PCB技術(shù)的融合

Chiplet和芯片分解的增加采用

超越焊料和銅的新型互連技術(shù)

芯片和封裝的協(xié)同設(shè)計

石墨烯等新材料的集成

嵌入式冷卻解決方案

用于封裝設(shè)計和優(yōu)化的人工智能
, p% S7 q! s  \1 g; \& F
隨著封裝變得更加復(fù)雜并對整體系統(tǒng)性能更加重要，芯片設(shè)計師、封裝設(shè)計師和材料供應(yīng)商之間的更密切合作將變得不可或缺。


結(jié)論
先進(jìn)封裝正在快速發(fā)展以滿足下一代電子系統(tǒng)的需求。扇出型封裝、2.5D和3D集成以及Chiplet等技術(shù)正在實現(xiàn)前所未有的異構(gòu)集成水平。在材料、工藝和架構(gòu)方面持續(xù)創(chuàng)新對于克服挑戰(zhàn)和實現(xiàn)先進(jìn)封裝在未來應(yīng)用中的全部潛力將非常重要。


( o6 c% T. w6 c+ l1 w參考文獻(xiàn)
J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.
+ t* j! M- ~# i1 {9 ~- B. f


! {! g. ~% r8 x* w4 p* K5 q- END -
4 T/ J. u! d" J+ g- X
/ T7 |& N/ @4 B. T- S1 ~軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請

' i* g' F" Z4 \歡迎轉(zhuǎn)載
5 i, \7 v# J9 M
6 B* P, ^' t$ \% R$ C轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！

( ~3 y  u/ v* e: W% e



關(guān)注我們
' i6 b- w; p5 @
1 d1 U$ h0 R* m

' a: U6 R* P& V4 ]& x# B 6 M% H) u6 ?. z" ?

                     
9 N4 {, H, u0 P) i/ |, V
: y( }% i+ B$ w+ o. t5 w, w3 A
' i' A+ C* `; o5 Q# E

2 G. z/ a" e& ^! V4 @

關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
2 ~! o, H5 w* `
http://www.latitudeda.com/
8 O) y' O$ R- Z: ]（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）