電子產(chǎn)業(yè)一站式賦能平臺(tái)

PCB聯(lián)盟網(wǎng)

搜索
查看: 24|回復(fù): 0
收起左側(cè)

?人工智能輔助芯片設(shè)計(jì)

[復(fù)制鏈接]

429

主題

429

帖子

2993

積分

三級(jí)會(huì)員

Rank: 3Rank: 3

積分
2993
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 昨天 08:01 | 只看該作者 |只看大圖 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
引言
1 ?. y( G% b0 q0 y在半導(dǎo)體技術(shù)飛速發(fā)展的今天,人工智能(AI)正在成為優(yōu)化芯片設(shè)計(jì)過程的關(guān)鍵工具,本文幫助讀者了解AI,特別是強(qiáng)化學(xué)習(xí)(RL)和生成式AI,如何應(yīng)對(duì)現(xiàn)代芯片設(shè)計(jì)的復(fù)雜挑戰(zhàn)[1]。
) L- [% Y3 g* m0 o8 x  A/ e9 h- y
8 L3 m  a8 q( W7 r5 J* T' e& i/ G芯片設(shè)計(jì)復(fù)雜性的挑戰(zhàn)6 j9 N: C( Y$ o$ |! J
現(xiàn)代芯片設(shè)計(jì)是涉及眾多變量和權(quán)衡的復(fù)雜過程。隨著半導(dǎo)體技術(shù)不斷推進(jìn),設(shè)計(jì)空間的復(fù)雜性呈指數(shù)級(jí)增長。
0 v& N6 D* R+ |$ M1 ~
& j  `" A/ S& y% v2 i5 l: }/ r圖1展示了設(shè)計(jì)復(fù)雜性在時(shí)鐘、庫單元選擇和電源管理等多個(gè)因素上的指數(shù)級(jí)增長。
4 k0 {) W; F0 \$ ^* ^; u' d  D1 P6 }( f& y, l5 L1 e$ X7 M6 O
這種日益增加的復(fù)雜性帶來了幾個(gè)主要挑戰(zhàn):# d% I/ z' R% [0 q4 V, V
  • 結(jié)果質(zhì)量:解決方案空間不連續(xù)、噪聲大且非凸,難以跳出局部最小值并識(shí)別因果關(guān)系。
  • 吞吐量:設(shè)計(jì)人員一次只能評(píng)估少量變量,導(dǎo)致設(shè)計(jì)過程延遲長。
  • 成本:設(shè)計(jì)過程常常導(dǎo)致計(jì)算資源利用率低下,跨項(xiàng)目復(fù)用有限。
    # Q9 o  y3 m& x& w$ t, y
    5 ]& z/ \8 ^/ G. a7 q* `' v

    7 _9 m  I5 O/ X- n8 l) r ! u% d, C! n) c9 i: w8 w
    圖2顯示了芯片設(shè)計(jì)過程中時(shí)間分配的breakdown,突出顯示了當(dāng)前方法的低效之處。
    + R: M! G6 N7 H/ D% a; Y, M, N' }; V2 E, ^7 X  c; l/ Y
    AI在芯片設(shè)計(jì)中的應(yīng)用前景1 {8 B& |2 x, v6 Z; F" f; f
    為應(yīng)對(duì)這些挑戰(zhàn),半導(dǎo)體行業(yè)正轉(zhuǎn)向AI,特別是強(qiáng)化學(xué)習(xí)(RL),以優(yōu)化芯片設(shè)計(jì)過程的各個(gè)方面。
    ) Q: J0 n+ n5 _+ e
    9 Q! c) @5 P" j' B. ^理解強(qiáng)化學(xué)習(xí)
    + U( G$ s8 L# c5 f5 \強(qiáng)化學(xué)習(xí)是機(jī)器學(xué)習(xí)的一個(gè)分支,其中代理通過與環(huán)境交互來學(xué)習(xí)決策。在芯片設(shè)計(jì)中,RL代理可以探索各種設(shè)計(jì)選項(xiàng),學(xué)習(xí)實(shí)現(xiàn)所需性能指標(biāo)的最佳策略。# u6 c, j1 i% h& R

    $ Z2 Y$ [  n  X: v8 T: H# b圖3描述了強(qiáng)化學(xué)習(xí)的基本概念,展示了代理與環(huán)境之間的交互。
    * x* g* m/ y0 e: I5 ]3 K& Y4 i) ~) V
    將RL應(yīng)用于芯片設(shè)計(jì)% C$ f0 L% v9 I2 h5 }2 w" T
    將RL應(yīng)用于芯片設(shè)計(jì)涉及將各種設(shè)計(jì)參數(shù)和約束映射到RL框架:
    $ X* ?% Q$ Y4 {
  • 狀態(tài):當(dāng)前設(shè)計(jì)配置
  • 動(dòng)作:對(duì)設(shè)計(jì)參數(shù)的更改
  • 獎(jiǎng)勵(lì):目標(biāo)指標(biāo)的改善(如功耗、性能、面積)
    & E9 I; S% \: |# G- @4 B: a- Z

    ( ?" W% s1 _" C% I1 b  A2 d# M! p9 i. k

    * Q8 j( q" j# ]7 F& q& D圖4說明了如何將RL應(yīng)用于芯片設(shè)計(jì)問題,將設(shè)計(jì)輸入映射到動(dòng)作和結(jié)果。' g7 K& ]* E  j9 p& r+ r+ T7 s

    # d- a: F2 V0 u- C4 dAI輔助優(yōu)化貫穿設(shè)計(jì)流程& L& P0 R4 K/ w2 y- k3 M' y7 K0 \  W
    AI驅(qū)動(dòng)的優(yōu)化可應(yīng)用于芯片設(shè)計(jì)過程的各個(gè)階段,從架構(gòu)到制造。/ z% g8 d, e+ M( A9 k/ g% y, J8 _
    7 f1 y# X+ L1 M/ n* g
    1.數(shù)字實(shí)現(xiàn)
    3 Y' V$ F6 a5 hAI可以輔助探索不同的平面圖選項(xiàng),優(yōu)化芯片面積和最大頻率等指標(biāo)。5 q5 U+ T* s" Y4 U! J

    2 @# h3 ~3 L& {% u- z圖5展示了AI優(yōu)化設(shè)計(jì)的帕累托前沿,平衡了芯片面積和頻率。
    8 m& W* b6 @0 c; @( l
    ( t. r3 S$ E8 ^7 d; d: {! J- D2.驗(yàn)證
    $ V9 T% s4 J0 ~' rAI可以通過智能選擇測(cè)試用例和優(yōu)化覆蓋率,顯著提高驗(yàn)證過程的效率。
    / f$ w: ^! K2 {$ b# P
    5 {+ S# r* [; L6 x圖6演示了AI如何優(yōu)化回歸測(cè)試的分布,以實(shí)現(xiàn)更高效的驗(yàn)證。
    ! R+ G" g: A9 n& O' x1 D* ~
    : l  P; l3 A, A1 f) B3.測(cè)試和ATPG; `4 \; {4 l( L
    AI可以優(yōu)化測(cè)試生成的各個(gè)方面,包括非掃描設(shè)計(jì)、X處理和中止限制。9 q' [7 O& P3 h3 R! m6 i
    & G+ F" }9 e) u# X- a; O1 P/ h
    4.電路優(yōu)化
    ' l7 V' B7 r; a對(duì)于模擬和混合信號(hào)電路,AI可以在復(fù)雜的器件參數(shù)空間和PVT(工藝、電壓、溫度)角落中導(dǎo)航。
    7 L  ^! B) y9 ]7 h7 _  K3 Y* F3 F4 i' H! f+ l  O
    5.3D集成9 Z) X# Q+ U* o& R- {7 S
    AI可以輔助多芯片配置的探索,優(yōu)化性能和功耗效率。; E" Y5 `; A! b% B( W' F

    8 a* n  K2 p, }6. 多抽象層次優(yōu)化9 i  F1 ^. ]. X& s& U# D- B
    AI在芯片設(shè)計(jì)中最有前途的應(yīng)用之一是跨不同設(shè)計(jì)抽象層次進(jìn)行優(yōu)化。
    4 W# ~+ x* l1 x0 D& J( a
    ; i" _; }. m3 m7 C$ K圖7闡述了跨多個(gè)設(shè)計(jì)抽象層次優(yōu)化的概念,從高層架構(gòu)到低層實(shí)例。
    + A9 L! m$ \: y. Y- |2 U4 F9 U
    3 J% h4 O9 X! m7.單抽象層次vs多抽象層次優(yōu)化6 \6 O1 A: }. ]! H1 U1 S0 z
    最初的AI驅(qū)動(dòng)優(yōu)化集中在單一抽象層次,如布局優(yōu)化。然而,當(dāng)應(yīng)用于多個(gè)抽象層次時(shí),AI的真正威力才得以顯現(xiàn)。
    8 o% F4 X: ]+ n
    2 |7 w: K+ @" M3 m" G5 a圖8顯示了基于RL的布局優(yōu)化結(jié)果,展示了功耗和頻率的改進(jìn)。
    ! @* F5 n) G3 a. m7 T0 j2 B* S( r! }. Z" j0 l1 K. F8 B) o

    3 [( z$ O5 Y2 [3 V圖9比較了單抽象層次優(yōu)化和多抽象層次優(yōu)化,揭示了功耗-頻率權(quán)衡的顯著改進(jìn)。( |7 ^$ k% Q! H
    . ~, B. r6 k9 |$ V8 M. {& Z
    8.探索不同設(shè)計(jì)配置
    * o; E4 N/ c. [3 r4 @0 J- L7 yAI可以高效地探索多種設(shè)計(jì)配置,每種配置具有不同的特性和權(quán)衡。
    ; L# f  T" c* P3 _$ ]# k& J; x 4 r2 @: c" P9 M' `3 D' T
    圖10呈現(xiàn)了探索五種不同設(shè)計(jì)配置的前20個(gè)結(jié)果,展示了AI可以生成的解決方案的多樣性。
    # N* i' D/ {, h9 o/ d: y' U
    - N+ y: [/ m% \) z* T% Z3 f 5 ]; m; C: c& R. J
    圖11突出顯示了不同的RTL配置如何導(dǎo)致不同的布局特征,展示了AI識(shí)別和優(yōu)化不同設(shè)計(jì)特征的能力。7 \) m3 G' Y8 O2 Q
    4 V0 \5 K% \5 L* U+ a* _
    0 p& ^& K# O" n
    基于RL優(yōu)化的局限性
    , [$ R& ?$ x! O盡管功能強(qiáng)大,基于RL的優(yōu)化面臨兩個(gè)主要挑戰(zhàn):
  • 創(chuàng)建設(shè)計(jì)變體的工作量大
  • 設(shè)計(jì)變體評(píng)估速度慢
    7 ~6 g1 b+ @5 M  Y8 u2 l" v! l[/ol]" h: G% H3 B, `5 M8 p
    為解決這些限制,業(yè)界正轉(zhuǎn)向生成式AI作為補(bǔ)充方法。
    ( x9 Y! I3 `8 U5 @- y; t# F+ z  |
    用生成式AI增強(qiáng)RL
      w; D, X$ n8 g/ h& U& {) [, R1 d生成式AI,特別是大型語言模型,正在為芯片設(shè)計(jì)優(yōu)化開辟新的可能性。
    # Q( H0 ], y- J4 x. _# Q/ ~$ }
    RL和生成式AI的比較* [# E6 t* W4 \3 s+ f3 f
  • RL擅長在定義的搜索空間內(nèi)找到最優(yōu)解
  • 生成式AI善于快速生成多樣化的設(shè)計(jì)選項(xiàng)
    6 D6 I/ G+ L2 D* i. w
    / J% f3 c# I. u/ M4 ?5 G& \# k
    * Z+ _+ ~8 ]' v1 h
    圖12比較了RL和生成式AI在芯片設(shè)計(jì)優(yōu)化context中的優(yōu)勢(shì)。/ z5 {6 s( G5 R2 r  ^1 {
    9 I6 r  t5 t# ?1 z; }  B2 D
    3 b4 \* i1 z8 J
    硬件描述語言(HDL)生成0 l$ F" Z2 Q' t3 A6 e1 E
    最近的研究在使用AI生成HDL代碼方面顯示出了令人鼓舞的結(jié)果。9 ~" j  {" S2 w

    5 D% j( E4 \5 h# K; O& [圖13顯示了HDL-GPT(一個(gè)用于生成HDL代碼的AI模型)在各種設(shè)計(jì)挑戰(zhàn)中的表現(xiàn)。
    1 r5 l3 b& s3 Z5 a( }! P
    " i4 s* w- P6 l: L" h功耗、性能和面積(PPA)推測(cè), {: l$ L0 {8 ]! ]4 Y5 t
    AI的另一個(gè)令人興奮的應(yīng)用是快速PPA推測(cè)。! z% W+ A: y$ m

    + K6 v" q* _5 B& {! W, Y圖14說明了使用AI執(zhí)行端到端PPA推測(cè)的工作流程,可能將設(shè)計(jì)評(píng)估速度提高10倍。3 W. k7 w( D& l8 Q
    0 [% q+ g# F* j: l
    加速設(shè)計(jì)評(píng)估* T9 q4 w$ S/ I* w! X7 D  n
    圖卷積網(wǎng)絡(luò)(GCNs)正被用來大幅加速設(shè)計(jì)評(píng)估過程。) [% a8 H- _+ c' `
      @/ w( k# G* p7 V. U4 t' s
    圖15演示了GCNs如何將設(shè)計(jì)探索速度提高500多倍,相較于傳統(tǒng)方法。
    2 B* |) D' V  F, g$ R% K1 v; \. N6 K0 k! t4 z6 c" ]
    結(jié)論
    8 R' `8 x$ g3 Z# _( J' q& r$ r1 bAI輔助芯片設(shè)計(jì)代表著半導(dǎo)體行業(yè)的范式轉(zhuǎn)變。通過利用強(qiáng)化學(xué)習(xí)和生成式AI,設(shè)計(jì)人員可以更高效地探索廣闊的設(shè)計(jì)空間,跨多個(gè)抽象層次進(jìn)行優(yōu)化,并加速整個(gè)設(shè)計(jì)過程。
    ( a) i, M; `. x5 X: }" g% ?3 U, p) a; o& T+ j. B: b/ v
    隨著AI技術(shù)的不斷進(jìn)步,可以期待更深遠(yuǎn)的影響。RL優(yōu)化與生成式AI快速設(shè)計(jì)空間探索的結(jié)合,有望在半導(dǎo)體設(shè)計(jì)中釋放新的創(chuàng)新水平。
    7 Z, E# E: M/ r  B. F  l' K/ B7 y& `" {; d" _. c
    芯片設(shè)計(jì)的未來可能會(huì)看到AI工具在整個(gè)設(shè)計(jì)流程中的更深入集成,從高層架構(gòu)決策到低層物理實(shí)現(xiàn)。這種AI驅(qū)動(dòng)的方法不僅將提高芯片的質(zhì)量和性能,還將顯著縮短上市時(shí)間并降低開發(fā)成本。5 L3 n  P( k; {% C% r5 D

    / D7 W  e' K9 s6 R& l參考文獻(xiàn)" k! R0 k1 `; _2 @
    [1] S. Diamantidis, "AI-Assisted Chip Design Tutorial," in HotChips, Aug. 25, 2025.7 ]. C( T$ o* I/ r( p4 s
    8 z% w; i; D/ v3 Q! J2 b" I/ _* n6 Q
    - END -
    & b; A5 |7 J7 h! e" K4 r! @, \2 {2 G' X0 _- N7 i
    軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。
    & V9 p9 ^% d% c; _( R" x' }0 |點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)* B5 `8 @& L5 D

    2 k, S% M( o9 m. |歡迎轉(zhuǎn)載
    . E8 l& D0 c' Q1 x6 Z7 o+ T* L2 S/ q( |" C0 Z
    轉(zhuǎn)載請(qǐng)注明出處,請(qǐng)勿修改內(nèi)容和刪除作者信息!9 m. u. `- n* E5 C) m. A

    2 T4 E: R, C1 ?& M  U* V1 S1 A; a+ J/ L9 [3 n
    . f/ V& S5 _) _! w5 }
    9 F9 t2 @5 r, ^( {& Y

    + r9 p0 s6 ^  m3 m關(guān)注我們7 l1 h* d# Y. `. \7 l
    ; F& T2 D( \( @. k

    6 w% R3 N* h: u0 ]3 ?& g9 ? % v& q# {; l( Z
    4 K" w: `) k6 G9 ~6 w5 L% W

    ( w  m: E; F. e+ H5 ?4 p* O

    8 J- K% |5 R0 b
    ; _) U1 C4 N' @8 j( T
                          1 J' k4 ]( G/ m) {1 \/ c9 N- w
    ( x9 W, h/ I) c

    # u2 v/ t9 t( k2 b; g3 y9 ^, ~" W
    關(guān)于我們:
    8 ^$ s9 s$ N; ^- K# _: [; b2 Z深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。# [4 L+ \, ?% ]+ s3 J$ e/ J( k8 W
    ; G1 V, v4 O( Q
    http://www.latitudeda.com/
    2 P+ D: {% r) b. T; G! G* ^- c(點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容)
  • 發(fā)表回復(fù)

    本版積分規(guī)則

    關(guān)閉

    站長推薦上一條 /1 下一條


    聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表