DSP + ZYNQ核心板，是如何實(shí)現(xiàn)核間通訊呢？|基于DSP + ZYNQ評(píng)估板TL6678ZH-EVM

peng85246

上篇推文為大家介紹了創(chuàng)龍科技(Tronlong)最新推出的DSP + ZYNQ評(píng)估板TL6678ZH-EVM，由核心板和底板構(gòu)成，核心板(SOM-TL6678ZH)集成了C6678和Zynq-7045/7100兩款不同架構(gòu)的處理器。


3 n7 X" y# O2 j+ b) ^那么這款DSP + ZYNQ核心板，是如何實(shí)現(xiàn)核間通訊呢？

! C0 {4 G! O3 F0 `
" V: s" F4 U; F% `, e# k​
1 @) `6 Y9 Y/ h  s5 K

核心板簡(jiǎn)介
/ p2 T6 W8 v$ W& G) m' {SOM-TL6678ZH是一款基于TIKeyStone架構(gòu)C6000系列TMS320C6678八核C66x定點(diǎn)/浮點(diǎn)DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計(jì)的高端異構(gòu)多核工業(yè)級(jí)核心板。TMS320C6678每核心主頻可高達(dá)1.25GHz，XC7Z045/XC7Z100集成PS端雙核ARM Cortex-A9 + PL端Kintex-7架構(gòu)28nm可編程邏輯資源。核心板內(nèi)部DSP與ZYNQ通過SRIO通信總線連接，并通過工業(yè)級(jí)高速B2B連接器引出千兆網(wǎng)口、PCIe、HyperLink、EMIF16、USB、CAN、UART、GTX等通信接口。
* e# t% c/ o1 W* w/ a% y​
& _) j6 z5 j' j3 e) d​
, L. M, b' V: Y, p
3 g/ f3 O9 W; C3 \
9 P" e1 E( u" P7 k$ ]
- F2 P* u' ~4 \% p. ~+ ^0 l+ K
本文主要介紹DSP + ZYNQ基于SRIO的通信案例。
4 q, D7 G3 L% t+ b) O* X案例源碼、產(chǎn)品資料（用戶手冊(cè)、核心板硬件資料、產(chǎn)品規(guī)格書）可點(diǎn)site.tronlong.com/pfdownload。

) W$ [% u4 A3 |8 j9 j; c

/ k; `/ d1 p6 _, n6 x6 Y
4 g% \) [0 u( H% z( r1 SRIO簡(jiǎn)介SRIO(Serial Rapid I/O)是高速串行RapidIO通信接口，常用于DSP與DSP、DSP與FPGA之間的數(shù)據(jù)高速傳輸。SRIO引腳占用數(shù)量少，支持多點(diǎn)傳輸，速率可配置為1.25Gbps、2.5Gbps、3.125Gbps和5Gbps。
  G3 y5 W* Q/ O+ }2 [& P! {  d7 V5 \SRIO包含三層結(jié)構(gòu)協(xié)議，即物理層、傳輸層、邏輯層。
- S. ?0 s7 O7 }; m5 v（1） 邏輯層：定義包的類型、大小、物理地址、傳輸協(xié)議等必要配置信息。
（2） 傳輸層：定義包交換、路由和尋址規(guī)則，以確保信息在系統(tǒng)內(nèi)正確傳輸。
8 b# J) l7 `7 k, g& c& v（3） 物理層：包含設(shè)備級(jí)接口信息，如電氣特性、錯(cuò)誤管理數(shù)據(jù)和基本流量控制數(shù)據(jù)等信息。
RapidIO體系結(jié)構(gòu)如下：
& |7 ~  ?# }! n1 [% A$ S. B

1 t' \. j$ n- l: J- T* Z1 E
% i: L# l+ l3 F% L
" K& e7 e3 g- a7 V​
; {1 x- r/ x* v7 L​


2 w# A$ L# D0 f1 J7 ]6 c2 SRIO通信案例

' ~+ _; O! @6 n; {* I) ~. n! y4 C

2 a. d% ^; `0 W" f2.1 關(guān)鍵代碼2.3.1 DSP工程（1） 程序配置說明。
​
! V0 }& k: _/ ]+ l# _% N9 g
8 c$ Y* m% W$ r
* x/ Y& F2 Y! l7 Q! _! X
0 q$ _8 K% M+ P4 S6 L4 O

1 H% p, B7 o: f8 Y6 y
（2） 使能SRIO PSC，初始化SRIO子系統(tǒng)，SRIO通信測(cè)試。
9 x7 _9 M0 N! [7 ?# R# q* A
5 D# ~. \" m1 ?; C4 w( w6 @
  K, Z  g) K6 f8 F, s​




/ s$ j9 q' d( S  [
* o  w& ^/ j$ P3 s
8 g$ \. N7 R, ^' T2 X; Y​


9 D3 w9 T: n( ~9 \- [
; V0 v& H6 n7 M+ U2 w. Q
0 S9 l' U( W+ _! o9 i) J* x​
0 n' ^% ?0 _0 _' v3 ^
& X) Z# ^+ N2 [) m; J/ k! _4 k
! `7 a4 H6 W- B! R$ |' R
2 N% y+ i( H& g0 X
. V: |0 r3 y* {' f) `
' r$ G7 S, i9 }: E: C5 t* F$ M
) P2 g. i: Z, J' M: T. p% j/ P4 a（3） 以NWRITE + NREAD和SWRITE + NREAD模式進(jìn)行SRIO通信測(cè)試，單次讀寫大小為transfer_size，單位為Byte。w_format_type寫格式類型在main函數(shù)中調(diào)用srio_test()傳入。




, C1 R0 [+ E2 C" e​
7 y# i- T4 G, U) V% S$ h
" o# j$ x) O* A4 G& o
/ m+ s; k; e1 d: z


& W( H3 B7 P; T* ~
（4） SRIO寫測(cè)試流程。

# D8 ^4 G! \8 W/ K0 e# f* X4 j

( j, _/ D8 T9 j, @/ F
/ \1 L8 c% u; [9 R. Y7 I- g! U; C( }​
​
​

/ d% z' u3 ^  y
# B1 t' `: j  n8 Z


' h( W* j1 x' E) N
( p" P* ]) r2 H1 q2 Y+ U（5） SRIO讀測(cè)試流程。

$ G- V8 }! R7 Y% Z: I1 }3 y
9 |; S. u. {4 D- v; J7 D
1 p2 E% Y/ A2 P7 {" l$ u
​
) R/ t) j7 D7 v0 ?7 r​
​
) M  C& Z  j8 y  i: B1 N, U# ^
1 Q$ D) ?4 Y5 E% ]- t5 ?3 a
" I6 t( R3 m% I4 G  ]1 H2 U
4 g* A/ A$ l( A8 H! U" m4 R6 \
2 M2 }7 \0 x$ P* j/ ~+ F



2.3.2 ZYNQ工程（1） 端口定義。



, |& c0 \9 x# X9 r  s0 _4 U9 g& J
​

4 B% A) K. N) q; k




（2） 使用STARTUPE2原語(yǔ)提供的EOS作為系統(tǒng)復(fù)位信號(hào),CFGMCLK(65MHz)作為系統(tǒng)時(shí)鐘。




​
1 g* |6 U& N! M2 p& T
* w; u2 ]8 G6 F7 k
/ T: u8 S9 h2 t% }  j

+ M5 c' C- D$ i* |; X4 q% l

! r2 E5 w, W, Z" K（3） 例化Serial RapidIO Gen2 IP核。
) J. Y+ z- ]# e( B
  K+ S; {0 p1 @! W

+ Z$ ]6 z4 N" z! `6 S9 I3 H" P6 @( D
* P! J$ I1 `: u5 \9 b; G; C​
' w9 i* x+ N+ e! W, b. r! `, u
" q5 z' s( n% l; J& e
# j0 H( C  M9 p4 O" @+ ]" }/ g
9 E* X9 H: O# y, P5 P7 y
# ?) @+ r& r' _3 K7 @2 \. q- g
) J4 Q& x" _2 D- W/ ~4 s


! D) ?( T# c+ k​

1 Z' p8 E# ~  v7 T$ e2 Z
" j' U" b8 {+ q/ T9 N1 J) s
6 l; i  k4 o4 s! z
9 M7 M- s5 c: y( C' ?3 X
  |$ U6 W6 @" H" R
​

# s9 Q6 ~0 |" p( a

$ u- ^; o- c4 x3 k& M1 S


2 i; }9 j; R/ E8 g3 }( W# ~其中Serial RapidIO Gen2 IP核輸出的log_clk為125MHz。
$ z. @: t' t) A
) a% _( u$ b* i- P/ h1 t


# }* G7 h# K7 A​
" Z$ C1 V6 t  t
1 t. a& ^* P& \' P* O( d


! `/ W; p/ ?3 j0 P
4 t! x3 n+ i# ]4 _
（4） 調(diào)用srio_response_gen模塊，其接口與Serial RapidIO Gen2 IP核連接。
4 @" i6 H! t5 a* x- f; d
. t  ^$ V+ q* K- X
: H+ w. x* T' e- l
% |# D: b7 B* @1 ?. I0 m+ ?* z
) B7 q. R" }" \& m* ?. C# a2 Y​

6 N- h5 k* A) A

2 g3 @9 Y1 Z2 F/ g" G3 w/ E4 l
​
# Z5 ?: t8 Q3 c. p​
. p2 O7 J+ K  F( S! d3 ]

5 y4 U+ p& D# C$ R2 I5 hSRIO詳細(xì)開發(fā)說明請(qǐng)參考產(chǎn)品光盤“6-開發(fā)參考資料\TI官方參考文檔\”目錄下的《Serial Rapid IO (SRIO) User Guide.pdf》文檔。
備注：關(guān)于本案例涉及的IP核、模塊的配置詳細(xì)說明，可下載產(chǎn)品資料進(jìn)行查看。


: m& _- P: t+ e- z
. y, e0 W+ T' m- d% l; g2 V- @2.2 案例功能評(píng)估板DSP端和ZYNQ PL端進(jìn)行SRIO通信測(cè)試，并統(tǒng)計(jì)讀寫速率。評(píng)估板DSP端作為Initiator，評(píng)估板ZYNQ PL端作為Target。SRIO默認(rèn)配置為x4模式，每個(gè)通道速率5Gbps，并分別使用NWRITE + NREAD和SWRITE + NREAD模式進(jìn)行測(cè)試。ZYNQ PL端使用一個(gè)36Kbit的BRAM作為設(shè)備存儲(chǔ)空間，將DSP端發(fā)送的過來數(shù)據(jù)儲(chǔ)存至BRAM。
; N0 r& {2 C2 z7 T( z$ {" d/ w2.3 案例測(cè)試先加載運(yùn)行ZYNQ PL端程序，再運(yùn)行DSP端程序，CCS Console窗口將打印測(cè)試結(jié)果。
2 e/ G+ L0 ?/ H; y: q3 `  k4 W8 CNWRITE + NREAD模式：NWRITE= 12.50Gbps  NREAD= 7.74Gbps
SWRITE + NREAD模式：SWRITE= 12.49Gbps   NREAD= 7.74Gbps
備注：由于寫測(cè)試僅統(tǒng)計(jì)發(fā)送數(shù)據(jù)至SRIO FIFO的時(shí)間，讀測(cè)試統(tǒng)計(jì)發(fā)送讀請(qǐng)求并等待Target發(fā)送數(shù)據(jù)完成的時(shí)間，因此寫速率將比讀速率高。
! C5 C# w: r$ r( J( |7 N" U9 D; w

& V5 Y) z: p' x

​

. g2 z- i( f- n( d) j' V



3 E0 q" ^% e0 e' x( B

​
​

+ J+ a: q& w# B6 F! M9 Z7 `& @

! K" R$ H+ _% i5 t% B+ ~
  o) [8 O2 s! k. p7 Z# O# O1 O

L森畾

功能能性替代6678的國(guó)產(chǎn)多核定點(diǎn)和浮點(diǎn)數(shù)字處理器，國(guó)產(chǎn)替代是趨勢(shì)，需要的聯(lián)系QQ:191321088

黑夜中

感謝分享。

61ddba56cff68

6666666666