在《pcb設計丨電源設計的重要性》一文中，已經介紹了電源設計的總體要求，以及不同電路的相關布局布線等知識點，那么本篇內容，小編將以RK3588為例，為大家詳細介紹其他支線電源的PCB設計。 ( @2 P7 s3 W' E6 s2 B
電源PCB設計 & i+ v! n" m/ |/ s7 n) B
01 如下圖（上）所示的濾波電容，原理圖上靠近RK3588的VDD_CPU_BIG電源管腳綠線以內的去耦電容，務必放在對應的電源管腳背面，電容GND PAD盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在芯片附近，而且需要擺放在電源分割來源的路徑上。 ![]() 5 c6 q! R4 E! s
9 |+ S! d9 |; J. P5 Q- n, b
![]()
6 e( c* N) U5 ?+ K& L! Y3 O, j/ v' L' X' }0 f0 A7 U1 q
02 RK3588芯片VDD_CPU_BIG0/1的電源管腳，保證每個管腳邊上都有一個對應的過孔，并且頂層走“井”字形，交叉連接。 如下圖是電源管腳扇出走線情況，建議走線線寬10mil。 ![]() 1 ?2 {+ c8 U1 w0 G9 u- W
: a7 ~( h0 i$ r+ G+ V- M& r03 VDD_CPU_BIG0/1覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳覆銅足夠寬。 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳路徑都足夠。 04 VDD_CPU_BIG的電源在外圍換層時，要盡可能的多打電源過孔（12個及以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數量保持一致，否則會大大降低電容作用。 05 VDD_CPU_BIG電流比較大需要雙層覆銅，VDD_CPU_BIG 電源在CPU區(qū)域線寬合計不得小于 300mil，外圍區(qū)域寬度不小于600mil。 盡量采用覆銅方式降低走線帶來壓降（其它信號換層過孔請不要隨意放置，必須規(guī)則放置，盡量騰出空間走電源，也有利于地層的覆銅），如下圖所示。 ![]() ! T8 v1 d& o6 f! c' O# u3 z" E' p
' H; o' [. z% S) h1 y
![]() : N- |' `+ R+ q V M. l& t
* M# s1 k& r* H) W$ W06 電源平面會被過孔反焊盤破壞，PCB設計時注意調整其他信號過孔的位置，使得電源的有效寬度滿足要求。 下圖L1為電源銅皮寬度58mil，由于過孔的反焊盤會破壞銅皮，導致實際有效過流寬度僅為L2+L3+L4=14.5mil。 ![]()
0 N6 A1 N2 o* T9 _& }% X0 |& `6 C( z7 F
07 BIG0/1電源過孔40mil范圍（過孔中心到過孔中心間距）內的GND過孔數量，建議≧12個，如下圖所示。 ![]()
# I9 Z- Y- D" b8 @0 x
K9 d3 r8 l. l) X08 BIG電源PDN目標阻抗建議值，如下表和下圖所示。 ![]() : ^6 u' N' p/ r; y( d5 g$ \; P5 b7 T
2 o8 T3 s% a7 c$ Y![]()
I& n' j5 @2 ` l" L
2 T' m6 a; V5 W電源PCB設計 VDD_LOGIC 01 VDD_LOGIC的覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳的覆銅足夠寬。 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳路徑都足夠。 02 如下圖（上）所示，原理圖上靠近RK3588的VDD_LOGIC電源管腳綠線以內的去耦電容，務必放在對應的電源管腳背面，電容的GND管腳盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在RK3588芯片附近，并擺放在電源分割來源的路徑上。 ![]() , e7 w. T8 G& i) ? h; X) h
$ b$ I/ S5 i! r8 ^: u3 X5 r![]()
3 A4 O; f4 U! Y0 t1 S/ V" f$ J5 Y( _% x0 n/ \; o
03 RK3588芯片VDD_LOGIC的電源管腳，每個管腳需要對應一個過孔，并且頂層走“井”字形，交叉連接，如下圖所示，建議走線線寬10mil。 ![]() - ~, a- H: X6 o9 @0 j
3 L' M. X" F% h8 X" Y
04 BIG0/1電源過孔40mil范圍（過孔中心到過孔中心間VDD_LOGIC電源在CPU區(qū)域線寬不得小于120mil，外圍區(qū)域寬度不小于200mil。 盡量采用覆銅方式，降低走線帶來壓降（其它信號換層過孔請不要隨意放置，必須規(guī)則放置，盡量騰出空間走電源，也有利于地層的覆銅），GND過孔數量建議≧12個。 ![]()
: c" l2 C, V% ]; x6 M+ V& W
. ^1 N8 p+ z2 |. l: T05 VDD_LOGIC的電源在外圍換層時，要盡可能的多打電源過孔（8個以上10-20mil的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數量保持一致，否則會大大降低電容作用，如下圖所示。 ![]() [, _5 c4 I; x
2 Q0 h0 e, l" H) o1 _5 x) T7 x8 Y
06 電源過孔40mil范圍（過孔中心到過孔中心間距）內的GND過孔數量，建議≧11個，如下圖所示。 ![]() G( ~5 x6 J8 k: M6 B
# U c: c% G! [& r電源PCB設計 VDD_GPU 01 VDD_GPU的覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳的覆銅足夠寬。 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳的路徑都足夠。 02 VDD_GPU 的電源在外圍換層時，要盡可能的多打電源過孔（10個以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數量保持一致，否則會大大降低電容作用。 03 如下圖（上）所示，原理圖上靠近RK3588的VDD_GPU電源管腳綠線以內的去耦電容務必放在對應的電源管腳背面，電容的GND PAD盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在RK3588芯片附近，并需要擺放在電源分割來源的路徑上。 ![]() + B. u( ~; T' g# @+ @
" \$ F4 T S4 J1 _: i, H P j
![]() ; A# W( o! p9 X* y
1 |5 X$ H$ _. M7 N* o+ D, s5 Y
04 RK3588芯片VDD_GPU的電源管腳，每個管腳需要對應一個過孔，并且頂層走“井”字形，交叉連接，如下圖所示，建議走線線寬10mil。 ![]()
+ W1 W3 q& I9 v+ b' f& I' P( { {4 E, k) M5 L3 ~6 D
05 VDD_GPU電源在GPU區(qū)域線寬不得小于300mil，外圍區(qū)域寬度不小于500mil，采用兩層覆銅方式，降低走線帶來壓降。 ![]()
) \" ?4 x7 [+ z9 [+ l2 S
9 F1 n8 J& w. |' h8 u9 ~# p8 N; J06 電源過孔40mil范圍（過孔中心到過孔中心間距）內的GND過孔數量，建議≧14個，如下圖所示。 ![]()
1 w. r7 K2 b, I% S4 A& k% i
" O! D- p1 z8 r+ c7 E# y* \設計完PCB后，一定要做分析檢查，才能讓生產更順利，這里推薦一款可以一鍵智能檢測PCB布線布局最優(yōu)方案的工具：華秋DFM軟件，只需上傳PCB/Gerber文件后，點擊一鍵DFM分析，即可根據生產的工藝參數對設計的PCB板進行可制造性分析。 華秋DFM軟件是國內首款免費PCB可制造性和裝配分析軟件，擁有300萬+元件庫，可輕松高效完成裝配分析。其PCB裸板的分析功能，開發(fā)了19大項，52細項檢查規(guī)則，PCBA組裝的分析功能，開發(fā)了10大項，234細項檢查規(guī)則。 基本可涵蓋所有可能發(fā)生的制造性問題，能幫助設計工程師在生產前檢查出可制造性問題，且能夠滿足工程師需要的多種場景，將產品研制的迭代次數降到最低，減少成本。 ![]() - G" }5 |: b, Q# Z, S
) v) d1 X& d0 {& }( [, f電源PCB設計 VDD_NPU 01 VDD_NPU的覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳的覆銅足夠寬。 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳的路徑都足夠。 02 VDD_NPU的電源在外圍換層時，要盡可能的多打電源過孔（7個以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數量保持一致，否則會大大降低電容作用。 03 如下圖（上）所示，原理圖上靠RK3588的VDD_NPU電源管腳綠線以內的去耦電容務必放在對應的電源管腳背面，電容的GND PAD盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在RK3588芯片附近，并需要擺放在電源分割來源的路徑上。 ![]() 1 h% H& p# [ ?$ a
' Z! Z& l- ^5 v R) W6 ?![]()
+ t: e6 K& U: m
' ?, M5 l2 h F! E) \/ @04 RK3588芯片VDD_NPU的電源管腳，每個管腳就近有一個對應過孔，并且頂層走“井”字形，交叉連接，如下圖所示 ，建議走線線寬10mil。 ![]() ; v3 U! B1 t, Z- V7 T$ [5 }
5 @8 K4 P7 ~6 ?
05 VDD_NPU電源在NPU區(qū)域線寬不得小于300mil，外圍區(qū)域寬度不小于500mil。 盡量采用覆銅方式，降低走線帶來的壓降（其它信號換層過孔請不要隨意放置，必須規(guī)則放置，盡量騰出空間走電源，也有利于地層的覆銅）。 ![]()
# {0 s' m2 ~. Q' l$ R, W
1 c1 A. u+ m+ [3 `2 L7 L7 g. y$ M5 [06 電源過孔40mil范圍（過孔中心到過孔中心間距）內的GND過孔數量，建議≧9個。 ![]()
) R2 c7 \" c3 W/ o# u' W( a$ W3 Z; ?( H9 h# j5 L
電源PCB設計 VDD_CPU_LIT 01 VDD_CPU_LIT覆銅寬度需滿足芯片電流需求，連接到芯片電源管腳的覆銅足夠寬。 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳的路徑都足夠。 02 VDD_CPU_LIT的電源在外圍換層時，要盡可能的多打電源過孔（9個以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數量保持一致，否則會大大降低電容作用。 03 如下圖（上）所示，原理圖上靠近RK3588的VDD_CPU_LIT電源管腳綠線以內的去耦電容務必放在對應的電源管腳背面，電容的GND PAD盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在RK3588芯片附近，并需要擺放在電源分割來源的路徑上。 ![]()
5 j2 F0 @+ y* c' K
7 t- x4 s1 V/ Z) \1 }![]() $ g$ L6 R b) [/ H- Y' ~6 \! t6 _$ Q& |
5 Y, k4 f3 L" I" c2 @04 RK3588芯片VDD_CPU_LIT的電源管腳，每個管腳就近有一個對應過孔，并且頂層走“井”字形，交叉連接，如下圖建議走線線寬10mil。 ![]() ( i6 `) H; h) q4 n8 ]" u
7 @# z; N) p; U) {1 ?" m
05 VDD_CPU_LIT電源在CPU區(qū)域線寬不得小于120mil，外圍區(qū)域寬度不小于300mil。 采用雙層電源覆銅方式，降低走線帶來壓降（其它信號換層過孔請不要隨意放置，必須規(guī)則放置，盡量騰出空間走電源，也有利于地層的覆銅）。 ![]() 2 k( b1 D4 x8 |9 V$ m1 N" J% V
$ u9 Q* L4 u( A" s06 電源過孔40mil范圍（過孔中心到過孔中心間距）內的GND過孔數量，建議≧9個。 ![]() / [: ]4 u. J( {# k7 k+ o
& f) b. ^: |& v- t; n- c. D) X/ q# G電源PCB設計 VDD_VDENC 01 VDD_VDENC覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳的覆銅足夠寬。 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳的路徑都足夠。 02 VDD_VDENC電源在外圍換層時，要盡可能的多打電源過孔（9個以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數量保持一致，否則會大大降低電容作用。 03 如下圖（上）所示，原理圖上靠近RK3588的VDD_VDENC電源管腳綠線以內的去耦電容務必放在對應的電源管腳背面，電容的GND PAD盡量靠近芯片中心的GND管腳放置，如下圖（下）所示。 其余的去耦電容盡量擺放在RK3588芯片附近，并需要擺放在電源分割來源的路徑上。 ![]()
( r! R' M) I' S! d6 m5 j; I: n) b2 i- T
![]() " I7 {. `" _/ k: C$ o; P
, K- O9 {3 l* @/ v: R; l+ l( G04 RK3588芯片VDD_VDENC的電源管腳，每個管腳就近有一個對應過孔，并且頂層走“井”字形，交叉連接，如下圖建議走線線寬10mil。 ![]()
/ T& e( G! u8 ^4 B7 X. D/ ?+ u! Z
( w* \, d4 Z9 |6 \05 VDD_VDENC電源在CPU區(qū)域線寬不得小于100mil，外圍區(qū)域寬度不小于300mil，采用雙層電源覆銅方式，降低走線帶來壓降。 ![]() . l% Y0 z9 H3 s% _, t
8 C2 z6 K X- V4 e; X) h8 {, k06 電源過孔30mil范圍（過孔中心到過孔中心間距）內的GND過孔數量，建議≧8個。 ![]() 6 d( x& q, x. J
( s! ?$ Y0 s* A6 x$ H電源PCB設計 VCC_DDR 01 VCC_DDR覆銅寬度需滿足芯片的電流需求，連接到芯片電源管腳的覆銅足夠寬。 路徑不能被過孔分割太嚴重，必須計算有效線寬，確認連接到CPU每個電源PIN腳的路徑都足夠。 02 VCC_DDR的電源在外圍換層時，要盡可能的多打電源過孔（9個以上0.5*0.3mm的過孔），降低換層過孔帶來的壓降。 去耦電容的GND過孔要跟它的電源過孔數量保持一致，否則會大大降低電容作用。 03 如下圖（上）所示，原理圖上靠近RK3588的VCC_DDR電源管腳的去耦電容務必放在對應的電源管腳背面，電容的GND PAD盡量靠近芯片中心的GND管腳放置，其余的去耦電容盡量靠近RK3588，如下圖（下）所示。 ![]() & g0 b4 e( }( X1 p
3 e0 a" n" j: Y$ Q' r% s) M3 M5 S![]() / V" N, A9 s$ L
+ }! s9 v0 w+ Z4 \. b4 ]: g. r
04 RK3588芯片VCC_DDR的電源管腳，每個管腳需要對應一個過孔，并且頂層走“井”字形，交叉連接，如下圖建議走線線寬10mil。 ![]()
2 M$ l' _& A1 H1 F+ s7 E( P0 \
; C' X ~: v1 G C! P& f當LPDDR4x 時，鏈接方式如下圖所示。 ![]()
3 c+ K) ?4 g- d4 [' O2 f2 C7 C* W
05 VCC_DDR電源在CPU區(qū)域線寬不得小于120mil，外圍區(qū)域寬度不小于200mil。 盡量采用覆銅方式，降低走線帶來壓降（其它信號換層過孔請不要隨意放置，必須規(guī)則放置，盡量騰出空間走電源，也有利于地層的覆銅）。 ![]() / G' g4 K$ @% j
; ?2 y) ~$ |7 O# s% L設計完PCB后，一定要做分析檢查，才能讓生產更順利，這里推薦一款可以一鍵智能檢測PCB布線布局最優(yōu)方案的工具：華秋DFM軟件，只需上傳PCB/Gerber文件后，點擊一鍵DFM分析，即可根據生產的工藝參數對設計的PCB板進行可制造性分析。 華秋DFM軟件是國內首款免費PCB可制造性和裝配分析軟件，擁有300萬+元件庫，可輕松高效完成裝配分析。其PCB裸板的分析功能，開發(fā)了19大項，52細項檢查規(guī)則，PCBA組裝的分析功能，開發(fā)了10大項，234細項檢查規(guī)則。 基本可涵蓋所有可能發(fā)生的制造性問題，能幫助設計工程師在生產前檢查出可制造性問題，且能夠滿足工程師需要的多種場景，將產品研制的迭代次數降到最低，減少成本。
3 V5 c9 C# U$ \; G5 K+ B | 
電子產業(yè)一站式賦能平臺
/1 
窺視卡
置頂卡
變色卡
