PCBlayout信號(hào)線之間做包地處理 : c3 P- H8 b2 X+ e9 F! d! Y
PCBlayout中會(huì)遇到單總線,串口線TX、RX,IIC的時(shí)鐘、數(shù)據(jù)線并排走的情況,為了防止互相干擾。有沒(méi)有之間間隔拉寬一點(diǎn),并且灌入銅皮,做所謂的包地處理。這個(gè)是有必要的嗎?之前的工作經(jīng)驗(yàn),有看到一個(gè)老工程師都是這么處理的,比如串口走線到藍(lán)牙的TX、RX之間。請(qǐng)問(wèn)信號(hào)之間做包地處理它防止互相干擾的機(jī)理是什么?
, j# }- |9 \! e& }& s
2 o8 ^' k$ l; r9 d/ ]) `1 _0 ?# l1 z- L
- `9 q+ ]2 O: X) u: G I |