PCBlayout信號線之間做包地處理 1 R6 n# X: a6 k8 j
PCBlayout中會遇到單總線,串口線TX、RX,IIC的時(shí)鐘、數(shù)據(jù)線并排走的情況,為了防止互相干擾。有沒有之間間隔拉寬一點(diǎn),并且灌入銅皮,做所謂的包地處理。這個(gè)是有必要的嗎?之前的工作經(jīng)驗(yàn),有看到一個(gè)老工程師都是這么處理的,比如串口走線到藍(lán)牙的TX、RX之間。請問信號之間做包地處理它防止互相干擾的機(jī)理是什么? " S9 x9 L( v& D) v
- a- E7 D; M8 t& R# K
. {2 |+ z: a: Q. y
|