|
引言隨著半導體行業(yè)不斷追求更高性能和更小尺寸,先進封裝技術在多芯片異構集成中變得越來越重要。本文概述2D、2.1D和2.3D集成電路集成方法,重點介紹主要特點、制造過程和應用。# A4 L. |- S7 [8 V; b' i4 j* U; U1 E
$ |5 U' A2 I( {2 ]: R. l: x5 ~
+ c' n2 R" }: h0 A( ]2D集成電路集成+ u) D1 b7 O2 b
2D集成電路集成指的是將多個芯片并排放置在封裝基板或印刷線路板(PCB)上。這種方法實現(xiàn)了基本的多芯片集成,而無需復雜的3D堆疊。
; } ]. M% R8 z# U4 l8 D
+ }: E; n0 Q( g' }5 Y" D主要的2D集成方法包括:
- p O/ o. b4 b p# ~金線鍵合 Y" t- K8 @8 E7 r4 G0 W5 g
金線鍵合是一種傳統(tǒng)方法,使用細金線連接芯片焊盤和基板焊盤:
1 v! R7 z) c, D0 T5 F N* d1 ]
2dn5ldxng3f64027015016.png (1 MB, 下載次數(shù): 0)
下載附件
保存到相冊
2dn5ldxng3f64027015016.png
2024-9-12 13:30 上傳
; `6 b# k: |1 F
圖1:展示多芯片金線鍵合
; c% c: I' K3 o- C0 }; `7 {- a, F; h$ U: d
倒裝芯片
' o- u* G% S# o4 K在倒裝芯片技術中,芯片表面的焊球直接與基板焊盤鍵合:
+ M& j3 _" o/ k! f2 g, M7 C; ~
sdkrgqiixzi64027015116.png (418.81 KB, 下載次數(shù): 0)
下載附件
保存到相冊
sdkrgqiixzi64027015116.png
2024-9-12 13:30 上傳
8 K0 ?$ E3 \% r
圖2.展示多芯片倒裝芯片鍵合+ a3 V( y/ l* `! e9 n* Z9 S/ s
2 l( x" q/ r9 x) J9 J. `
2 j/ T6 E5 |8 L- `金線鍵合和倒裝芯片的組合
0 _, i6 x7 g3 z7 }- ~一些封裝使用金線鍵合和倒裝芯片的組合方式連接不同的組件:0 h3 {$ o* k2 u! M9 U
fvq2bcnekth64027015216.png (231.53 KB, 下載次數(shù): 0)
下載附件
保存到相冊
fvq2bcnekth64027015216.png
2024-9-12 13:30 上傳
# U% E7 d" Q1 U$ Q" ^( `0 `% p
圖3.展示同時使用金線鍵合和倒裝芯片的封裝$ J, L0 [- {. @0 h6 D9 w
* ]$ W7 v' m% _" e9 X: [$ |
扇出型晶圓級封裝(FOWLP)
$ c5 ?/ Y, g- eFOWLP通過將芯片連接重新分布到芯片區(qū)域之外,實現(xiàn)更高的I/O密度。主要有兩種方法:
! v- G: q! U& V2 K5 \芯片優(yōu)先:先將芯片嵌入模塑料中,然后形成重布線層(RDL)。芯片后置:先形成RDL,然后再附著芯片。
# D) n. e: k3 `! V: C& X2 {% a) F i9 n+ x, G6 R0 C3 D
ni5vh24wajk64027015316.png (647.24 KB, 下載次數(shù): 0)
下載附件
保存到相冊
ni5vh24wajk64027015316.png
2024-9-12 13:30 上傳
: D4 j5 j. I! Q p" U4 u; L1 I圖4.展示扇出型封裝的示例! K: k( \& E4 P4 D9 d
0 }0 T" y* x7 l
2.1D集成電路集成
7 { A* Z0 z: s2.1D集成涉及在標準封裝基板上創(chuàng)建細間距互連,彌補了2D和3D集成之間的差距。! t) z3 F, l4 A9 x& G5 Z! w# F
2.1D集成的主要特點:
; U9 ^7 g {+ s3 R. r在常規(guī)基板上構建具有細線/間距(L/S)的薄膜層實現(xiàn)比標準基板更高的互連密度不需要硅通孔(TSV)相比完整的3D集成成本更低/ j* I' V+ x# n( ?1 ^
2 g$ }5 [7 ?$ V+ {9 l7 B
2.1D集成方法的例子:
) l0 o' \+ y! H- P" a3 v% l- ?新光電氣的i-THOP
9 n; \4 v" m3 V7 b6 R/ |# r& \+ {0 j新光電氣的集成薄膜高密度有機封裝(i-THOP)在有機基板上使用薄膜層:+ U: r) n$ k% a( m' f
d53hzxxlmzc64027015417.png (785.87 KB, 下載次數(shù): 0)
下載附件
保存到相冊
d53hzxxlmzc64027015417.png
2024-9-12 13:30 上傳
' b. o! {5 f6 I7 f
圖5. 展示i-THOP結構+ [+ E7 i" g3 `0 a7 j
0 E0 }) N7 b' }+ p; j& `7 k q7 J英特爾的EMIB- t) A; e( H$ L6 l( z9 f( A
英特爾的嵌入式多芯片互連橋(EMIB)在封裝基板中嵌入硅橋,用于芯片間連接:
. t1 G7 y& z% Y4 A' D7 O _$ w
eneteuvubpn64027015517.png (441.46 KB, 下載次數(shù): 0)
下載附件
保存到相冊
eneteuvubpn64027015517.png
2024-9-12 13:30 上傳
1 m8 R3 w+ r" V3 z圖6. 展示英特爾的EMIB技術) y. t# s& n3 C9 |* W1 ]5 }
* ~( ]" R6 B# w7 E8 L臺積電的LSI @9 @: Q% Y8 V0 w* ]5 C
臺積電的局部硅互連(LSI)在模塑料中嵌入硅橋,用于芯片互連:
7 J! u! B/ H4 s1 S' O6 A
sz0ledgb4gk64027015617.png (120.18 KB, 下載次數(shù): 0)
下載附件
保存到相冊
sz0ledgb4gk64027015617.png
2024-9-12 13:30 上傳
3 P/ s" R0 |& e- }) ~* B( r圖7. 臺積電的LSI概念* d% i: v& }1 `! R
( f9 ?, q. _. ]9 s$ A; Y( j- r: q' P" P8 e: |1 y$ i
2.3D集成電路集成2 F ~# h( @% z6 {
2.3D集成指的是在標準封裝基板上使用無核心有機或無機中介層。這種方法提供了比2.1D更高的互連密度,同時避免了使用TSV進行全3D堆疊的復雜性。. M. m2 U4 S2 e; x& y
- i1 a; c8 X% }: _0 J
2.3D集成的主要特點:
- i R8 Q v; c2 x; \1 n無核心中介層實現(xiàn)更精細的互連比傳統(tǒng)基板具有更高的布線密度更好的電氣性能更小的形狀因子相比基于TSV的3D集成成本更低2 F8 f$ {) Q4 n w3 L; i3 ]
9 f9 n4 @: o& Q2.3D集成的挑戰(zhàn):5 N$ f* r# h3 R1 e. c% h) ~
由于缺少核心而導致的翹曲層壓材料可能出現(xiàn)碎裂需要新的制造基礎設施
, t6 @ a5 i& c" J% R c6 O
# S! `0 e& I) |! i
1 A, _+ B) d7 G4 @# `有機中介層制造方法
0 q! D6 R. r" n傳統(tǒng)PCB/SAP工藝7 W {5 N' I3 A6 I) v8 m8 G- R
這種方法使用標準PCB制造技術創(chuàng)建有機中介層:, D+ G3 `" m9 H
1jguojj5i5w64027015717.png (412.93 KB, 下載次數(shù): 0)
下載附件
保存到相冊
1jguojj5i5w64027015717.png
2024-9-12 13:30 上傳
. b5 v9 e2 M+ t) X& s7 M
圖8. 新光電氣的有機中介層概念
7 u- B& S/ K9 ?) i8 g
& v# n* W/ g- H, ~; l扇出型(芯片優(yōu)先)工藝
( _" s5 ]# p2 r+ p- }使用芯片優(yōu)先的扇出型晶圓級封裝技術創(chuàng)建中介層:$ w* a& A3 C6 }! p) t
3 J1 L1 J5 y# c* N2 J e) L" R* O0 X
exuhsmqxrsq64027015818.png (473.52 KB, 下載次數(shù): 0)
下載附件
保存到相冊
exuhsmqxrsq64027015818.png
2024-9-12 13:30 上傳
+ i- n# @; [3 ?+ V$ o* B4 W6 [
圖9. Statschippac的扇出型有機中介層
& x9 J3 Z% m# e+ G6 v2 Y
9 b9 |5 W! [5 G3 N* A扇出型(芯片后置)工藝
0 j/ d! }6 U( B* `6 \+ A& z( O使用芯片后置或RDL優(yōu)先的扇出型工藝制造中介層:
5 Z6 I$ B# U5 h F4 n; k
# g) X& T1 {4 y6 E, E! H. B/ j
m33ef30ysbu64027015918.png (510.7 KB, 下載次數(shù): 0)
下載附件
保存到相冊
m33ef30ysbu64027015918.png
2024-9-12 13:30 上傳
, W; [% m4 Q3 X1 c- j- |* X6 p圖10. 三星的扇出型有機中介層工藝9 m* ]/ [1 ~0 W( [' e/ \$ W/ M
3 r' i- H+ f- m9 O+ D; _, m6 t案例研究:欣興電子的2.3D RDL中介層
* ^, h8 V$ f, F6 [讓我們詳細研究一個使用欣興電子RDL中介層技術的2.3D集成例子: p( T* }( S+ a) o# O
測試載體
: R/ H# @* i$ b4 i' x0 J6 i( z測試載體包含兩個芯片:+ F# I4 W, h6 u" {. w& U X- U
大芯片:10mm x 10mm x 150μm,3,592個I/O小芯片:5mm x 5mm x 150μm,1,072個I/O最小焊盤間距:50μm1 ]9 o+ h9 H9 Z
( B+ U; Z; d, l) Y6 a8 J3 Q; c8 m" m. S' s- `7 _4 |8 u8 ^" R
3iezo3eq4zd64027016018.png (410.32 KB, 下載次數(shù): 0)
下載附件
保存到相冊
3iezo3eq4zd64027016018.png
2024-9-12 13:30 上傳
+ ^2 X8 K! R5 {6 ~
圖11. 測試芯片細節(jié)
' L* R% Q4 o) I9 O5 v, r! @! ^8 ~; R4 e- P' p' }! t0 ~. `) y
RDL中介層
! Z. l$ @+ a# K. }8 B$ t7 x! x( y# gRDL中介層特點:
, S4 H( K9 }' Z! A3個金屬層,線寬/間距分別為2/2μm、5/5μm和10/10μm在515mm x 510mm玻璃載體上制造頂部4,664個焊盤用于芯片附著底部4,039個焊盤用于C4凸點附著
6 B1 R* H! F1 x% N+ S0 F4 c$ {, c7 X2 K" ^ v! _1 n7 }
# i1 C6 E! d V
haobl53piqi64027016118.png (421.38 KB, 下載次數(shù): 0)
下載附件
保存到相冊
haobl53piqi64027016118.png
2024-9-12 13:30 上傳
9 D! |5 ]; g- `* G5 @3 V G# v
圖12. RDL中介層結構
( N! q& ]9 C: d- L8 e& J
" b% d% j6 U# X p: Y構建封裝基板6 b( L# N3 f8 l" d2 E; t, s
使用常規(guī)的2-2-2構建基板:5 W1 r6 f3 J' @$ w
尺寸:23mm x 23mm x 1.3mm頂部4,039個焊盤與RDL中介層匹配底部475個焊盤用于BGA附著) `8 k0 v D. g: n, v4 w4 A5 I
$ E1 k8 O; j1 _ B7 t1 ]
Q/ w" d; ^/ D3 H; p; h8 ]- k4 M# G
4cv45h14u2a64027016219.png (488.99 KB, 下載次數(shù): 0)
下載附件
保存到相冊
4cv45h14u2a64027016219.png
2024-9-12 13:30 上傳
" C, w$ o+ D* V1 Q O; `% R2 A* }
圖13. 構建基板細節(jié) D/ L* i" E3 Z5 } ^% K: ~
, p: r0 {% Y; j4 Z
混合基板形成
! p+ g) a) d- `! _RDL中介層通過C4凸點附著到構建基板上:在RDL中介層焊盤和基板凸點上涂抹助焊劑將RDL中介層與基板對齊并放置回流形成焊點填充底部填充物
2 i- n+ M2 E- y6 o% R8 C[/ol]
. y/ g G& {6 d# i) M8 g. P+ [, @+ j; c9 Q( r1 J; Q
2dvgz0bzgnm64027016319.png (275.63 KB, 下載次數(shù): 0)
下載附件
保存到相冊
2dvgz0bzgnm64027016319.png
2024-9-12 13:30 上傳
0 o# M* S+ R. b; [' @$ u圖14. 混合基板的橫截面( P! N$ L- o: H. {
) J9 e# W& \" V# M0 g: {最終組裝從RDL中介層上移除玻璃載體使用微凸點將芯片附著到暴露的RDL中介層表面填充底部填充物
( p* @9 g( [. A7 t. K[/ol]9 b4 X ~4 f; m1 Q/ L# |
- J# B `. ?0 {
fbmwbvo3qdu64027016419.png (417.32 KB, 下載次數(shù): 0)
下載附件
保存到相冊
fbmwbvo3qdu64027016419.png
2024-9-12 13:30 上傳
: Z! @ N! R2 Q圖15. 展示最終封裝的橫截面
* Q! A S% L% _/ ?! w/ B7 Z. y$ x
可靠性分析2 h; F" X% m. z0 A& L. u& C, o5 ~# |
進行了有限元分析以評估熱循環(huán)可靠性:
; U6 u q& s/ d5 ~! x" d9 {5 ?溫度循環(huán):-40°C至85°C關鍵區(qū)域:微凸點和C4凸點焊點
6 J/ ]4 l% p. I2 T# g0 f; Z- Y9 g7 [6 z$ Q L- Q+ \
主要發(fā)現(xiàn):
! c# y1 e) f: z每循環(huán)最大累積蠕變應變:5.93%(在微凸點中)每循環(huán)最大蠕變應變能密度:2.63 MPa(在微凸點中)微凸點焊點經(jīng)歷的應變是C4凸點的4-5倍整體結構在大多數(shù)操作條件下預期可靠
* l+ N' _' y5 U5 G$ w) K
- O# e# U1 q* a! N" o% i
gvpnjfbdp0j64027016519.png (281.66 KB, 下載次數(shù): 0)
下載附件
保存到相冊
gvpnjfbdp0j64027016519.png
2024-9-12 13:30 上傳
5 u2 N7 B5 i; H+ L( b/ M% C+ K圖16. 累積蠕變應變結果' {8 W& ~4 _- ^1 ]% U9 s
" @# p. Q' D& k0 D* l
結論( n+ a! n# w% w: ~- v9 [
2D、2.1D和2.3D集成電路集成技術為異構集成提供了一系列解決方案,平衡了性能、成本和可制造性。2D集成仍被廣泛使用,但2.1D和2.3D方法在高性能應用中正在獲得關注。隨著行業(yè)的不斷發(fā)展,這些中間集成級別將在傳統(tǒng)封裝和完整3D集成之間發(fā)揮關鍵作用。8 ~ L4 x. X1 `% D% b- A
0 j1 q/ ?/ n I: M4 M$ R+ |
: b1 Y4 {; b1 v& F參考文獻
5 ^) J. M! `& [* Z) E4 x# gJ. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.7 [# j/ T6 E. t: v, X3 h
3 _7 P( S2 X+ b. i/ H4 b
* a8 O. \! z: C2 o+ p) U2 N
- END -" T9 K( C2 G% S1 A& p
' |/ [7 T' V6 j8 x7 @7 W
軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用,PIC Studio都可提升您的工作效能。' m# C* S- `/ W& |1 d
點擊左下角"閱讀原文"馬上申請
9 L0 E3 O+ s6 j8 W1 Q# n# A& a, ^, r# b. L
歡迎轉載8 R9 f3 a( m: {( N1 E) F
1 |8 v* d+ @! ^7 f& F' ^
轉載請注明出處,請勿修改內(nèi)容和刪除作者信息!
3 ]! X! x w: }6 [' ?) F6 {( T0 A( {8 |5 h
' S2 i- N9 S' R( t) E, Q2 A- V" h% F' O+ G4 D: |
hwinwlzr4cv64027016619.gif (16.04 KB, 下載次數(shù): 0)
下載附件
保存到相冊
hwinwlzr4cv64027016619.gif
2024-9-12 13:30 上傳
4 `2 `9 u. z* O/ n- w' E7 h+ n, b( L4 Z8 M/ \
關注我們; ?! r5 Q8 q7 f* n
2 ?) z3 M# K' `8 ~
0 s. o3 s4 x- Y6 X3 M4 Q! R
3mt2mkgnyy164027016719.png (31.33 KB, 下載次數(shù): 0)
下載附件
保存到相冊
3mt2mkgnyy164027016719.png
2024-9-12 13:30 上傳
; l- J" u8 Z# l6 I# ~, I. g
|
5 l M* g) Y/ e: k
ltiitjsrwud64027016819.png (82.79 KB, 下載次數(shù): 1)
下載附件
保存到相冊
ltiitjsrwud64027016819.png
2024-9-12 13:30 上傳
8 e& G4 }% t2 W8 D |
1 }4 i* B) n( {5 k) N, M* L
p3ik5e5djrt64027016919.png (21.52 KB, 下載次數(shù): 0)
下載附件
保存到相冊
p3ik5e5djrt64027016919.png
2024-9-12 13:30 上傳
8 L6 B* a( J+ k% H i" z( r9 D' E% J
| ( G8 n w. S& w! ]8 I* p5 `
$ e$ y* [( L# S- |, c& a# d/ c" e% B% S2 u2 @
4 G, s3 F" ~: d8 m
關于我們:7 X# _3 i3 j' f" \6 [( F
深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導體芯片設計自動化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設計和仿真軟件,提供成熟的設計解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對光電芯片、微機電系統(tǒng)、超透鏡的設計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務,廣泛服務于光通訊、光計算、光量子通信和微納光子器件領域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動特色工藝半導體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術與服務。
3 K$ c7 | y( f% x6 m3 j- \$ {8 V8 o4 C+ A, d. T. ^
http://www.latitudeda.com/0 Q* p' Z; t4 v5 [1 Z. o( l; z. H
(點擊上方名片關注我們,發(fā)現(xiàn)更多精彩內(nèi)容) |
|