2D、2.1D和2.3D集成電路集成技術(shù)概述

逍遙設(shè)計(jì)自動(dòng)化

引言隨著半導(dǎo)體行業(yè)不斷追求更高性能和更小尺寸，先進(jìn)封裝技術(shù)在多芯片異構(gòu)集成中變得越來(lái)越重要。本文概述2D、2.1D和2.3D集成電路集成方法，重點(diǎn)介紹主要特點(diǎn)、制造過(guò)程和應(yīng)用。


2D集成電路集成
6 n- I$ n+ s5 Y# W' m$ b7 E2D集成電路集成指的是將多個(gè)芯片并排放置在封裝基板或印刷線(xiàn)路板（PCB）上。這種方法實(shí)現(xiàn)了基本的多芯片集成，而無(wú)需復(fù)雜的3D堆疊。
5 z# e4 M5 `* I. u6 g! C
主要的2D集成方法包括：
金線(xiàn)鍵合
& X9 e6 v# `$ b/ J6 S( z金線(xiàn)鍵合是一種傳統(tǒng)方法，使用細(xì)金線(xiàn)連接芯片焊盤(pán)和基板焊盤(pán)：
& o& N& {& ]  q5 `; e9 P
0 ^6 p! k$ |) B/ X9 x圖1：展示多芯片金線(xiàn)鍵合

* p7 q+ x# r' _7 E倒裝芯片
在倒裝芯片技術(shù)中，芯片表面的焊球直接與基板焊盤(pán)鍵合：

圖2.展示多芯片倒裝芯片鍵合


& Q" R$ p) h* i/ |$ K" o金線(xiàn)鍵合和倒裝芯片的組合
一些封裝使用金線(xiàn)鍵合和倒裝芯片的組合方式連接不同的組件：
/ p2 r* L: F: u/ m: H" E  j
3 [, K* ~' W' w圖3.展示同時(shí)使用金線(xiàn)鍵合和倒裝芯片的封裝

扇出型晶圓級(jí)封裝（FOWLP）
FOWLP通過(guò)將芯片連接重新分布到芯片區(qū)域之外，實(shí)現(xiàn)更高的I/O密度。主要有兩種方法：
$ c- h9 j( b3 E/ [! N0 |* L: _" s

芯片優(yōu)先：先將芯片嵌入模塑料中，然后形成重布線(xiàn)層（RDL）。

芯片后置：先形成RDL，然后再附著芯片。
0 V( G0 I6 f- o2 e- k4 j
! D3 m6 q9 Z, B. W/ w( W- v( s9 a
) W3 P1 V; }$ f$ n  B9 m( W$ A) Z圖4.展示扇出型封裝的示例
5 n; `& {6 v8 k! ^6 ?% J) `
2.1D集成電路集成
7 g. h- v; b* \1 n; H2.1D集成涉及在標(biāo)準(zhǔn)封裝基板上創(chuàng)建細(xì)間距互連，彌補(bǔ)了2D和3D集成之間的差距。
2.1D集成的主要特點(diǎn)：
$ ^( [, m5 S- ^- Z, r/ t4 \

在常規(guī)基板上構(gòu)建具有細(xì)線(xiàn)/間距（L/S）的薄膜層

實(shí)現(xiàn)比標(biāo)準(zhǔn)基板更高的互連密度

不需要硅通孔（TSV）

相比完整的3D集成成本更低

2.1D集成方法的例子：
5 x8 w( B/ J% g5 b, X) P6 \新光電氣的i-THOP
新光電氣的集成薄膜高密度有機(jī)封裝（i-THOP）在有機(jī)基板上使用薄膜層：

圖5. 展示i-THOP結(jié)構(gòu)

+ H! g* Q, j( y8 H* A) S英特爾的EMIB
* r4 _( e* k8 @9 r英特爾的嵌入式多芯片互連橋（EMIB）在封裝基板中嵌入硅橋，用于芯片間連接：
3 ]: w* A- |2 e" b, j. R" d- W
圖6. 展示英特爾的EMIB技術(shù)
( c4 n- j  ?7 b$ f
" U5 ?( f8 F0 t臺(tái)積電的LSI
3 w: }" }& O. [/ e1 [' S臺(tái)積電的局部硅互連（LSI）在模塑料中嵌入硅橋，用于芯片互連：

圖7. 臺(tái)積電的LSI概念
( H5 V5 J, K  Q5 o9 T" S
( n5 j2 V, h* a1 y
: O4 v6 y7 A0 j4 V* M6 b. D8 _& W2.3D集成電路集成
2.3D集成指的是在標(biāo)準(zhǔn)封裝基板上使用無(wú)核心有機(jī)或無(wú)機(jī)中介層。這種方法提供了比2.1D更高的互連密度，同時(shí)避免了使用TSV進(jìn)行全3D堆疊的復(fù)雜性。

0 {. Y2 P5 d% F) \& Q* w) I2.3D集成的主要特點(diǎn)：

無(wú)核心中介層實(shí)現(xiàn)更精細(xì)的互連

比傳統(tǒng)基板具有更高的布線(xiàn)密度

更好的電氣性能

更小的形狀因子

相比基于TSV的3D集成成本更低

2.3D集成的挑戰(zhàn)：
& o5 N! N4 b. S) M

由于缺少核心而導(dǎo)致的翹曲

層壓材料可能出現(xiàn)碎裂

需要新的制造基礎(chǔ)設(shè)施
$ z6 X) H) ~/ U& ~

8 A  F; m  K2 Z4 k9 a7 p有機(jī)中介層制造方法
傳統(tǒng)PCB/SAP工藝
. z3 ]( X7 Y4 H: z7 [這種方法使用標(biāo)準(zhǔn)PCB制造技術(shù)創(chuàng)建有機(jī)中介層：
; |1 k/ `& u9 E) Y$ L
- s5 o% @+ `2 z* E* d7 s3 Q4 y, o5 G: q圖8. 新光電氣的有機(jī)中介層概念
0 e7 ?2 \# a- [' @" Y
扇出型（芯片優(yōu)先）工藝
' r8 O0 t; X- N" K0 Z* B使用芯片優(yōu)先的扇出型晶圓級(jí)封裝技術(shù)創(chuàng)建中介層：

: `) ]% S) b7 D& }$ N
圖9. Statschippac的扇出型有機(jī)中介層

扇出型（芯片后置）工藝
* S0 q# h+ Y+ ^使用芯片后置或RDL優(yōu)先的扇出型工藝制造中介層：


/ M) s. I/ [9 l+ J2 Q' x圖10. 三星的扇出型有機(jī)中介層工藝
" ?# _! A, S6 v  ]/ M! t
案例研究：欣興電子的2.3D RDL中介層
讓我們?cè)敿?xì)研究一個(gè)使用欣興電子RDL中介層技術(shù)的2.3D集成例子：
測(cè)試載體
測(cè)試載體包含兩個(gè)芯片：

大芯片：10mm x 10mm x 150μm，3，592個(gè)I/O

小芯片：5mm x 5mm x 150μm，1，072個(gè)I/O

最小焊盤(pán)間距：50μm
! S" F0 a" i' \% }, G! a# d


' d* E/ x! p% h% D6 Y  B+ Y圖11. 測(cè)試芯片細(xì)節(jié)

RDL中介層
RDL中介層特點(diǎn)：
, a" t0 g) i( Y2 \" Y4 H

3個(gè)金屬層，線(xiàn)寬/間距分別為2/2μm、5/5μm和10/10μm

在515mm x 510mm玻璃載體上制造

頂部4，664個(gè)焊盤(pán)用于芯片附著

底部4，039個(gè)焊盤(pán)用于C4凸點(diǎn)附著

1 ]* R8 F/ X9 K2 I) a
0 g8 `9 n+ r5 D
圖12. RDL中介層結(jié)構(gòu)
7 N$ u- u! q, N
構(gòu)建封裝基板
使用常規(guī)的2-2-2構(gòu)建基板：
9 {" @2 e) w" L8 p0 Z1 d4 }

尺寸：23mm x 23mm x 1.3mm

頂部4，039個(gè)焊盤(pán)與RDL中介層匹配

底部475個(gè)焊盤(pán)用于BGA附著


( c' k, O# ^; }. H8 C& C
圖13. 構(gòu)建基板細(xì)節(jié)
2 i& r2 v0 T, H4 d) m
5 n7 t9 D0 ~- }混合基板形成
: ~) x% p: a! C1 Y! `/ D4 RRDL中介層通過(guò)C4凸點(diǎn)附著到構(gòu)建基板上：

在RDL中介層焊盤(pán)和基板凸點(diǎn)上涂抹助焊劑

將RDL中介層與基板對(duì)齊并放置

回流形成焊點(diǎn)

填充底部填充物
[/ol]


$ n3 p4 i/ O1 o2 g+ [8 T( t圖14. 混合基板的橫截面

最終組裝

從RDL中介層上移除玻璃載體

使用微凸點(diǎn)將芯片附著到暴露的RDL中介層表面

填充底部填充物
[/ol]
: m: T: }8 P3 M
- g1 M! n+ R3 P9 L6 X3 \! i
, @# ^+ b7 D) r( Z: }圖15. 展示最終封裝的橫截面

可靠性分析
進(jìn)行了有限元分析以評(píng)估熱循環(huán)可靠性：
, w) q" _( a, q4 x

溫度循環(huán)：-40°C至85°C

關(guān)鍵區(qū)域：微凸點(diǎn)和C4凸點(diǎn)焊點(diǎn)
. s) s" Z$ L- a! a2 ~
主要發(fā)現(xiàn)：

每循環(huán)最大累積蠕變應(yīng)變：5.93%（在微凸點(diǎn)中）

每循環(huán)最大蠕變應(yīng)變能密度：2.63 MPa（在微凸點(diǎn)中）

微凸點(diǎn)焊點(diǎn)經(jīng)歷的應(yīng)變是C4凸點(diǎn)的4-5倍

整體結(jié)構(gòu)在大多數(shù)操作條件下預(yù)期可靠

. v: G" h0 ?* k+ [% @0 q2 W
, G+ p& d2 D- X. c圖16. 累積蠕變應(yīng)變結(jié)果
, i- i' X' z4 U* `9 a& p
  Q# j; B0 h1 \7 G9 K結(jié)論
5 G+ Y, C$ ]/ u6 i2D、2.1D和2.3D集成電路集成技術(shù)為異構(gòu)集成提供了一系列解決方案，平衡了性能、成本和可制造性。2D集成仍被廣泛使用，但2.1D和2.3D方法在高性能應(yīng)用中正在獲得關(guān)注。隨著行業(yè)的不斷發(fā)展，這些中間集成級(jí)別將在傳統(tǒng)封裝和完整3D集成之間發(fā)揮關(guān)鍵作用。


$ j" m$ P2 z. Z$ _  @參考文獻(xiàn)
  ~7 q' P7 v/ U4 K5 j+ e: c) TJ. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.

1 f" E. o! y  A+ l1 f$ y
- END -

' X# P% {$ M+ \2 L: Y軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
, o  [9 r6 y3 G2 |/ z) n1 t
歡迎轉(zhuǎn)載

轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！
- A1 P8 `+ Q# I5 A6 r

1 W: o1 d) b# I
: Z3 h" N! y6 \5 f. w7 M8 D

關(guān)注我們
7 I- G. U4 B& x: v$ ^( a0 D0 v) Z1 H
* @: E  J0 o3 v$ ~( L+ O3 h' b

' n5 i$ }9 Y' B& S

. w1 Y: _' m8 A$ _! d4 h6 @, x

                     
6 o" R. C  K0 _- T/ K
% x+ Z8 u' |8 N; ]5 d
  o/ X5 N. ?: Q# J& q
/ h; g; G" _3 M7 U關(guān)于我們：
' W5 ~; j6 C: G0 M2 e& C0 I深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專(zhuān)注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶(hù)。逍遙科技與國(guó)內(nèi)外晶圓代工廠(chǎng)及硅光/MEMS中試線(xiàn)合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶(hù)提供前沿技術(shù)與服務(wù)。

http://www.latitudeda.com/
: I( k) U  ]/ y/ n（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）