|
引言隨著半導(dǎo)體行業(yè)不斷追求更高性能和更小尺寸,先進(jìn)封裝技術(shù)在多芯片異構(gòu)集成中變得越來(lái)越重要。本文概述2D、2.1D和2.3D集成電路集成方法,重點(diǎn)介紹主要特點(diǎn)、制造過(guò)程和應(yīng)用。$ m! J( G. {6 o2 D) D) `+ ?0 Y
4 Y7 Q: ], c( ?: g
- q! I/ T0 b3 E3 G
2D集成電路集成
6 n- I$ n+ s5 Y# W' m$ b7 E2D集成電路集成指的是將多個(gè)芯片并排放置在封裝基板或印刷線(xiàn)路板(PCB)上。這種方法實(shí)現(xiàn)了基本的多芯片集成,而無(wú)需復(fù)雜的3D堆疊。
5 z# e4 M5 `* I. u6 g! C; j2 Z. _% y/ Y5 U9 n
主要的2D集成方法包括:7 v: k5 ^: u& H5 }9 ~, L1 i% W
金線(xiàn)鍵合
& X9 e6 v# `$ b/ J6 S( z金線(xiàn)鍵合是一種傳統(tǒng)方法,使用細(xì)金線(xiàn)連接芯片焊盤(pán)和基板焊盤(pán):
& o& N& {& ] q5 `; e9 P
kd0kapuxsov6402977139.png (1 MB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
kd0kapuxsov6402977139.png
2024-9-15 14:18 上傳
0 ^6 p! k$ |) B/ X9 x圖1:展示多芯片金線(xiàn)鍵合/ A1 n; W0 Z; i) F5 `( ]# J
* p7 q+ x# r' _7 E倒裝芯片1 {7 L. ^7 q, k- v" Q1 L0 j
在倒裝芯片技術(shù)中,芯片表面的焊球直接與基板焊盤(pán)鍵合:1 I4 ]$ W. X& B0 ]. i
gyoncb1f4hm6402977239.png (418.81 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
gyoncb1f4hm6402977239.png
2024-9-15 14:18 上傳
! K" a: x' w4 y. |
圖2.展示多芯片倒裝芯片鍵合4 \" I) m0 M h/ ^% p" I
9 K6 i& y, G2 b* @
& Q" R$ p) h* i/ |$ K" o金線(xiàn)鍵合和倒裝芯片的組合, m6 w% D; C0 P1 `+ B& m5 G
一些封裝使用金線(xiàn)鍵合和倒裝芯片的組合方式連接不同的組件:
/ p2 r* L: F: u/ m: H" E j
vhtnj4x4ead6402977340.png (231.53 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
vhtnj4x4ead6402977340.png
2024-9-15 14:18 上傳
3 [, K* ~' W' w圖3.展示同時(shí)使用金線(xiàn)鍵合和倒裝芯片的封裝+ W, k. n: V3 D2 g; n; a
: @* W& \+ m" m& V
扇出型晶圓級(jí)封裝(FOWLP): |2 a" x) U& j$ x0 g
FOWLP通過(guò)將芯片連接重新分布到芯片區(qū)域之外,實(shí)現(xiàn)更高的I/O密度。主要有兩種方法:
$ c- h9 j( b3 E/ [! N0 |* L: _" s芯片優(yōu)先:先將芯片嵌入模塑料中,然后形成重布線(xiàn)層(RDL)。芯片后置:先形成RDL,然后再附著芯片。
0 V( G0 I6 f- o2 e- k4 j
! D3 m6 q9 Z, B. W/ w( W- v( s9 a
l0cq5y43fuv6402977440.png (647.24 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
l0cq5y43fuv6402977440.png
2024-9-15 14:18 上傳
) W3 P1 V; }$ f$ n B9 m( W$ A) Z圖4.展示扇出型封裝的示例
5 n; `& {6 v8 k! ^6 ?% J) `; e1 r: e0 @ B
2.1D集成電路集成
7 g. h- v; b* \1 n; H2.1D集成涉及在標(biāo)準(zhǔn)封裝基板上創(chuàng)建細(xì)間距互連,彌補(bǔ)了2D和3D集成之間的差距。* A0 D# M, P; z) b' y
2.1D集成的主要特點(diǎn):
$ ^( [, m5 S- ^- Z, r/ t4 \在常規(guī)基板上構(gòu)建具有細(xì)線(xiàn)/間距(L/S)的薄膜層實(shí)現(xiàn)比標(biāo)準(zhǔn)基板更高的互連密度不需要硅通孔(TSV)相比完整的3D集成成本更低5 M( A+ l5 v x ~1 R, ~
! z3 g) ~7 J9 j9 ? j
2.1D集成方法的例子:
5 x8 w( B/ J% g5 b, X) P6 \新光電氣的i-THOP9 o( s5 {5 s7 k7 [
新光電氣的集成薄膜高密度有機(jī)封裝(i-THOP)在有機(jī)基板上使用薄膜層:8 K: D5 n+ b% d/ V
a3gfrw0wokk6402977541.png (785.87 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
a3gfrw0wokk6402977541.png
2024-9-15 14:18 上傳
+ f" r! m. o [5 X
圖5. 展示i-THOP結(jié)構(gòu); t8 J! W0 U4 b0 ]
+ H! g* Q, j( y8 H* A) S英特爾的EMIB
* r4 _( e* k8 @9 r英特爾的嵌入式多芯片互連橋(EMIB)在封裝基板中嵌入硅橋,用于芯片間連接:
3 ]: w* A- |2 e" b, j. R" d- W
0yr2p30erp06402977641.png (441.46 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
0yr2p30erp06402977641.png
2024-9-15 14:18 上傳
( z M) a/ W+ U2 h: p, R7 e* e4 Q6 ?
圖6. 展示英特爾的EMIB技術(shù)
( c4 n- j ?7 b$ f
" U5 ?( f8 F0 t臺(tái)積電的LSI
3 w: }" }& O. [/ e1 [' S臺(tái)積電的局部硅互連(LSI)在模塑料中嵌入硅橋,用于芯片互連:& H6 Y5 @' \5 U1 l" q* v% \
j4a3cx1urqe6402977741.png (120.18 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
j4a3cx1urqe6402977741.png
2024-9-15 14:18 上傳
# U C( s6 P/ Q) N
圖7. 臺(tái)積電的LSI概念
( H5 V5 J, K Q5 o9 T" S
( n5 j2 V, h* a1 y
: O4 v6 y7 A0 j4 V* M6 b. D8 _& W2.3D集成電路集成! h" _. G. l9 ~+ x1 M. P! L
2.3D集成指的是在標(biāo)準(zhǔn)封裝基板上使用無(wú)核心有機(jī)或無(wú)機(jī)中介層。這種方法提供了比2.1D更高的互連密度,同時(shí)避免了使用TSV進(jìn)行全3D堆疊的復(fù)雜性。+ d( I' ~% F$ u- N; c$ C/ R+ Z
0 {. Y2 P5 d% F) \& Q* w) I2.3D集成的主要特點(diǎn):+ o! ~8 _0 e, B K
無(wú)核心中介層實(shí)現(xiàn)更精細(xì)的互連比傳統(tǒng)基板具有更高的布線(xiàn)密度更好的電氣性能更小的形狀因子相比基于TSV的3D集成成本更低3 W! N9 Y+ I. [! c. C: a+ _
( J8 _% m* _( r8 @1 }4 F
2.3D集成的挑戰(zhàn):
& o5 N! N4 b. S) M由于缺少核心而導(dǎo)致的翹曲層壓材料可能出現(xiàn)碎裂需要新的制造基礎(chǔ)設(shè)施
$ z6 X) H) ~/ U& ~' @$ w% L2 F, n# y- i
8 A F; m K2 Z4 k9 a7 p有機(jī)中介層制造方法- y M/ w8 X( q4 i1 f% y( t
傳統(tǒng)PCB/SAP工藝
. z3 ]( X7 Y4 H: z7 [這種方法使用標(biāo)準(zhǔn)PCB制造技術(shù)創(chuàng)建有機(jī)中介層:
; |1 k/ `& u9 E) Y$ L
rdjtm25hi036402977842.png (412.93 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
rdjtm25hi036402977842.png
2024-9-15 14:18 上傳
- s5 o% @+ `2 z* E* d7 s3 Q4 y, o5 G: q圖8. 新光電氣的有機(jī)中介層概念
0 e7 ?2 \# a- [' @" Y' m+ y/ e" i" S) x' P% f% N' H% s
扇出型(芯片優(yōu)先)工藝
' r8 O0 t; X- N" K0 Z* B使用芯片優(yōu)先的扇出型晶圓級(jí)封裝技術(shù)創(chuàng)建中介層:. H, `( q9 e3 Q" C/ _$ S2 c
: `) ]% S) b7 D& }$ N
rzwmjm0pdu36402977942.png (473.52 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
rzwmjm0pdu36402977942.png
2024-9-15 14:18 上傳
4 u- ^' C* H d+ Z9 x, _
圖9. Statschippac的扇出型有機(jī)中介層2 a# |# n; o7 a4 B
6 o7 m5 w4 |" y6 X
扇出型(芯片后置)工藝
* S0 q# h+ Y+ ^使用芯片后置或RDL優(yōu)先的扇出型工藝制造中介層:$ X! f6 `4 K- D( U* E6 k2 I
9 D9 i, Y0 P" g$ b$ w5 T" D
i2lsik0msvs6402978043.png (510.7 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
i2lsik0msvs6402978043.png
2024-9-15 14:18 上傳
/ M) s. I/ [9 l+ J2 Q' x圖10. 三星的扇出型有機(jī)中介層工藝
" ?# _! A, S6 v ]/ M! t. y: w% A P% x& s: K: h, p* L
案例研究:欣興電子的2.3D RDL中介層7 D, m, H) Z' h7 ~
讓我們?cè)敿?xì)研究一個(gè)使用欣興電子RDL中介層技術(shù)的2.3D集成例子:+ u3 a0 x- |' b0 Z2 |; w4 R% `
測(cè)試載體' t5 v% {: n0 f5 T* f1 \2 V& \
測(cè)試載體包含兩個(gè)芯片:, {- c3 ]$ W+ x) k# b+ v
大芯片:10mm x 10mm x 150μm,3,592個(gè)I/O小芯片:5mm x 5mm x 150μm,1,072個(gè)I/O最小焊盤(pán)間距:50μm
! S" F0 a" i' \% }, G! a# d7 @3 _- T; v7 w) |/ \6 B3 [3 o# w1 q
/ q8 E; E; @7 A0 n( G2 m$ X
0f2gw54ozzg6402978143.png (410.32 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
0f2gw54ozzg6402978143.png
2024-9-15 14:18 上傳
' d* E/ x! p% h% D6 Y B+ Y圖11. 測(cè)試芯片細(xì)節(jié)8 E* Z# p- \2 ]7 X( _
0 Z. R* k% g9 ]/ N. b
RDL中介層- f' E( O$ v& u! z( `
RDL中介層特點(diǎn):
, a" t0 g) i( Y2 \" Y4 H3個(gè)金屬層,線(xiàn)寬/間距分別為2/2μm、5/5μm和10/10μm在515mm x 510mm玻璃載體上制造頂部4,664個(gè)焊盤(pán)用于芯片附著底部4,039個(gè)焊盤(pán)用于C4凸點(diǎn)附著3 ?# ~1 t, `- ]
1 ]* R8 F/ X9 K2 I) a
0 g8 `9 n+ r5 D
cwuzfye4aih6402978243.png (421.38 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
cwuzfye4aih6402978243.png
2024-9-15 14:18 上傳
8 s4 x3 ?$ Z" U' x% p+ Z% `( H6 ?) q
圖12. RDL中介層結(jié)構(gòu)
7 N$ u- u! q, N4 _8 p- N/ r8 @0 N4 v% X. T! G
構(gòu)建封裝基板* }* V) R) N- o
使用常規(guī)的2-2-2構(gòu)建基板:
9 {" @2 e) w" L8 p0 Z1 d4 }尺寸:23mm x 23mm x 1.3mm頂部4,039個(gè)焊盤(pán)與RDL中介層匹配底部475個(gè)焊盤(pán)用于BGA附著- I! N! v- y* N' Z
/ ?$ D# A% E& o2 L$ F
( c' k, O# ^; }. H8 C& C
nuba2kkdutz6402978344.png (488.99 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
nuba2kkdutz6402978344.png
2024-9-15 14:18 上傳
3 ^, s Q" P, q/ f1 H
圖13. 構(gòu)建基板細(xì)節(jié)
2 i& r2 v0 T, H4 d) m
5 n7 t9 D0 ~- }混合基板形成
: ~) x% p: a! C1 Y! `/ D4 RRDL中介層通過(guò)C4凸點(diǎn)附著到構(gòu)建基板上:在RDL中介層焊盤(pán)和基板凸點(diǎn)上涂抹助焊劑將RDL中介層與基板對(duì)齊并放置回流形成焊點(diǎn)填充底部填充物! m0 x3 K* s5 E8 e
[/ol]+ O7 q3 Q7 f& j* ~6 t, _6 e& H
/ m: Q" ~9 Q* \8 C) o
51z5etmwcwy6402978444.png (275.63 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
51z5etmwcwy6402978444.png
2024-9-15 14:18 上傳
$ n3 p4 i/ O1 o2 g+ [8 T( t圖14. 混合基板的橫截面! f5 F$ G% {9 w0 M( `- D/ ?
1 |2 J( }+ }5 S$ a
最終組裝從RDL中介層上移除玻璃載體使用微凸點(diǎn)將芯片附著到暴露的RDL中介層表面填充底部填充物+ s1 U3 i9 x/ t* P. X. E% `5 z D
[/ol]
: m: T: }8 P3 M
- g1 M! n+ R3 P9 L6 X3 \! i
sffgqanczxd6402978545.png (417.32 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
sffgqanczxd6402978545.png
2024-9-15 14:18 上傳
, @# ^+ b7 D) r( Z: }圖15. 展示最終封裝的橫截面1 H4 @. C% R+ ]9 h5 }
! s9 z) v! ^+ }' L, R
可靠性分析+ w M4 \4 K) l, a
進(jìn)行了有限元分析以評(píng)估熱循環(huán)可靠性:
, w) q" _( a, q4 x溫度循環(huán):-40°C至85°C關(guān)鍵區(qū)域:微凸點(diǎn)和C4凸點(diǎn)焊點(diǎn)
. s) s" Z$ L- a! a2 ~. z7 E' ^/ {3 c
主要發(fā)現(xiàn):3 r% i* l5 H6 s0 D
每循環(huán)最大累積蠕變應(yīng)變:5.93%(在微凸點(diǎn)中)每循環(huán)最大蠕變應(yīng)變能密度:2.63 MPa(在微凸點(diǎn)中)微凸點(diǎn)焊點(diǎn)經(jīng)歷的應(yīng)變是C4凸點(diǎn)的4-5倍整體結(jié)構(gòu)在大多數(shù)操作條件下預(yù)期可靠: } v- m- p' Y( y+ Z
. v: G" h0 ?* k+ [% @0 q2 W
cudrfvijv0x6402978645.png (281.66 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
cudrfvijv0x6402978645.png
2024-9-15 14:18 上傳
, G+ p& d2 D- X. c圖16. 累積蠕變應(yīng)變結(jié)果
, i- i' X' z4 U* `9 a& p
Q# j; B0 h1 \7 G9 K結(jié)論
5 G+ Y, C$ ]/ u6 i2D、2.1D和2.3D集成電路集成技術(shù)為異構(gòu)集成提供了一系列解決方案,平衡了性能、成本和可制造性。2D集成仍被廣泛使用,但2.1D和2.3D方法在高性能應(yīng)用中正在獲得關(guān)注。隨著行業(yè)的不斷發(fā)展,這些中間集成級(jí)別將在傳統(tǒng)封裝和完整3D集成之間發(fā)揮關(guān)鍵作用。' |7 n" v" Q2 R% P$ O4 f6 u6 @0 a7 ^
! l/ m7 C8 y" O, Z/ M
$ j" m$ P2 z. Z$ _ @參考文獻(xiàn)
~7 q' P7 v/ U4 K5 j+ e: c) TJ. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.+ m0 y3 f# F/ M/ }% U9 p
1 f" E. o! y A+ l1 f$ y: ^& |3 @+ Z1 Z) ]
- END - n+ K }1 e, P6 ]/ i3 W6 i1 Q
' X# P% {$ M+ \2 L: Y軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。% @; M! D- Q# y2 ?: I& c
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
, o [9 r6 y3 G2 |/ z) n1 t0 W+ b+ q7 G. n. S+ M7 W, m" w$ o
歡迎轉(zhuǎn)載; m5 }0 o' r6 W' E( D3 h* a
% @- U# i: ^8 `, f; i# M' [( ^& V5 l
轉(zhuǎn)載請(qǐng)注明出處,請(qǐng)勿修改內(nèi)容和刪除作者信息!
- A1 P8 `+ Q# I5 A6 r: a( K/ }; {! g
1 W: o1 d) b# I
: Z3 h" N! y6 \5 f. w7 M8 D
rrloqt4nbs56402978745.gif (16.04 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
rrloqt4nbs56402978745.gif
2024-9-15 14:18 上傳
! o* S5 H5 w8 k$ v' @: P
; d; A1 Z' ~ K7 S# \4 a2 O; y
關(guān)注我們
7 I- G. U4 B& x: v$ ^( a0 D0 v) Z1 H
* @: E J0 o3 v$ ~( L+ O3 h' b; w: A7 j' u6 J1 e: {. [1 C
y2hmdlwsezh6402978845.png (31.33 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
y2hmdlwsezh6402978845.png
2024-9-15 14:18 上傳
' n5 i$ }9 Y' B& S |
. w1 Y: _' m8 A$ _! d4 h6 @, x
nfcxamzedwv6402978945.png (82.79 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
nfcxamzedwv6402978945.png
2024-9-15 14:18 上傳
% ]+ `' D( v- L5 u: |8 t
| / i p5 Q* J: x
r0kyawasbor6402979045.png (21.52 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
r0kyawasbor6402979045.png
2024-9-15 14:18 上傳
: L `$ u6 N. Z7 B9 L
|
6 o" R. C K0 _- T/ K
% x+ Z8 u' |8 N; ]5 d
o/ X5 N. ?: Q# J& q
/ h; g; G" _3 M7 U關(guān)于我們:
' W5 ~; j6 C: G0 M2 e& C0 I深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專(zhuān)注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開(kāi)發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶(hù)。逍遙科技與國(guó)內(nèi)外晶圓代工廠(chǎng)及硅光/MEMS中試線(xiàn)合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶(hù)提供前沿技術(shù)與服務(wù)。( h/ m9 H$ F6 M8 T, W5 q
4 q# V( C3 p$ d5 N7 q$ e( j7 f
http://www.latitudeda.com/
: I( k) U ]/ y/ n(點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容) |
|