2D、2.1D和2.3D集成電路集成技術(shù)概述

逍遙設(shè)計自動化

引言隨著半導(dǎo)體行業(yè)不斷追求更高性能和更小尺寸，先進封裝技術(shù)在多芯片異構(gòu)集成中變得越來越重要。本文概述2D、2.1D和2.3D集成電路集成方法，重點介紹主要特點、制造過程和應(yīng)用。


# r$ n5 [- I7 p, e2D集成電路集成
- r5 b& u% v! t; {2 P2 ~$ a3 e2D集成電路集成指的是將多個芯片并排放置在封裝基板或印刷線路板（PCB）上。這種方法實現(xiàn)了基本的多芯片集成，而無需復(fù)雜的3D堆疊。
' e/ ~7 Q8 G2 x! ^; l' Q
$ ]& ]8 D( r- o! Y主要的2D集成方法包括：
金線鍵合
金線鍵合是一種傳統(tǒng)方法，使用細金線連接芯片焊盤和基板焊盤：
5 Y! i2 V9 `2 E- |: `# w
圖1：展示多芯片金線鍵合

倒裝芯片
在倒裝芯片技術(shù)中，芯片表面的焊球直接與基板焊盤鍵合：
' N- Q  a& }* {! R4 i7 f  w) z) K6 x
6 k5 i  ~7 o/ v4 G1 U圖2.展示多芯片倒裝芯片鍵合
0 t: x  }# W3 q- i8 _( k: G6 l, K
6 q" K2 M$ [$ ?- ]
金線鍵合和倒裝芯片的組合
一些封裝使用金線鍵合和倒裝芯片的組合方式連接不同的組件：

" C# H2 ^- j7 Y" ]3 ?- K- W圖3.展示同時使用金線鍵合和倒裝芯片的封裝
4 A8 R' P7 r6 @* W
8 E. _# x2 Y/ Q( i2 M" r- x. l扇出型晶圓級封裝（FOWLP）
FOWLP通過將芯片連接重新分布到芯片區(qū)域之外，實現(xiàn)更高的I/O密度。主要有兩種方法：

芯片優(yōu)先：先將芯片嵌入模塑料中，然后形成重布線層（RDL）。

芯片后置：先形成RDL，然后再附著芯片。

% ^, d1 F# p, [3 M6 f
" X. Q4 n8 u2 r% y7 t2 [0 e4 b圖4.展示扇出型封裝的示例
! S0 Z1 L, x: {0 t' G+ Y. \
# S5 C4 j* L6 B/ _+ p2.1D集成電路集成
2.1D集成涉及在標準封裝基板上創(chuàng)建細間距互連，彌補了2D和3D集成之間的差距。
2.1D集成的主要特點：
, N+ R/ l3 n8 k- h

在常規(guī)基板上構(gòu)建具有細線/間距（L/S）的薄膜層

實現(xiàn)比標準基板更高的互連密度

不需要硅通孔（TSV）

相比完整的3D集成成本更低

7 `: S& \* M+ r0 ?( f7 O2.1D集成方法的例子：
* @) ]9 S  k& W新光電氣的i-THOP
) \- x: ~: j1 P( i新光電氣的集成薄膜高密度有機封裝（i-THOP）在有機基板上使用薄膜層：

9 w. \! O* ]' T  d* i$ M; l圖5. 展示i-THOP結(jié)構(gòu)

8 E1 f2 G, w& S0 ]英特爾的EMIB
/ e: D; M- u" x0 r+ h+ [, h英特爾的嵌入式多芯片互連橋（EMIB）在封裝基板中嵌入硅橋，用于芯片間連接：
9 d! U- j2 b$ |
圖6. 展示英特爾的EMIB技術(shù)

臺積電的LSI
臺積電的局部硅互連（LSI）在模塑料中嵌入硅橋，用于芯片互連：
8 s: Z, G* P! Q( y
2 e7 R/ }8 Z& \3 [圖7. 臺積電的LSI概念

! G  q# w  @/ a' @8 k
2.3D集成電路集成
2.3D集成指的是在標準封裝基板上使用無核心有機或無機中介層。這種方法提供了比2.1D更高的互連密度，同時避免了使用TSV進行全3D堆疊的復(fù)雜性。

) O3 g4 d7 T8 e, \! R6 q4 @( W2.3D集成的主要特點：

無核心中介層實現(xiàn)更精細的互連

比傳統(tǒng)基板具有更高的布線密度

更好的電氣性能

更小的形狀因子

相比基于TSV的3D集成成本更低

2.3D集成的挑戰(zhàn)：
( A7 x& p" B' J

由于缺少核心而導(dǎo)致的翹曲

層壓材料可能出現(xiàn)碎裂

需要新的制造基礎(chǔ)設(shè)施
$ C; M* {% [8 B' O6 f  p$ J
7 G2 d4 d* u4 X, s3 \. a7 r
' y; g# T7 ]  r) g/ e有機中介層制造方法
$ Y* @3 N; Q+ D9 g  a傳統(tǒng)PCB/SAP工藝
這種方法使用標準PCB制造技術(shù)創(chuàng)建有機中介層：

$ ~% ?3 Z- G* Y* _3 k圖8. 新光電氣的有機中介層概念
5 r# R1 U( |" r8 }
扇出型（芯片優(yōu)先）工藝
使用芯片優(yōu)先的扇出型晶圓級封裝技術(shù)創(chuàng)建中介層：


) ^0 V$ W1 P: c6 y' R圖9. Statschippac的扇出型有機中介層
" f. I: q7 D0 g! B0 ?
扇出型（芯片后置）工藝
使用芯片后置或RDL優(yōu)先的扇出型工藝制造中介層：
8 r' o' L7 f! O9 i  j# d" {1 _

- y3 p! C8 Y# x圖10. 三星的扇出型有機中介層工藝
% N- q- c" _/ [0 w  v
# m) ?' X" n8 E; g案例研究：欣興電子的2.3D RDL中介層
( ]& Y9 u/ `3 B4 B; f+ u讓我們詳細研究一個使用欣興電子RDL中介層技術(shù)的2.3D集成例子：
/ y$ r. g0 L& _4 x4 P$ ]$ ~測試載體
測試載體包含兩個芯片：

大芯片：10mm x 10mm x 150μm，3，592個I/O

小芯片：5mm x 5mm x 150μm，1，072個I/O

最小焊盤間距：50μm

- g! z8 F6 x% A% {' y

圖11. 測試芯片細節(jié)

  q, d0 p- p7 q9 i7 PRDL中介層
RDL中介層特點：

3個金屬層，線寬/間距分別為2/2μm、5/5μm和10/10μm

在515mm x 510mm玻璃載體上制造

頂部4，664個焊盤用于芯片附著

底部4，039個焊盤用于C4凸點附著
; A6 ]  o; V! W

2 K  c! E/ n% y0 c0 s( {5 ]9 O
圖12. RDL中介層結(jié)構(gòu)
& I0 F! e' U6 f$ F4 A: A: I
. O+ X# b6 K2 h構(gòu)建封裝基板
使用常規(guī)的2-2-2構(gòu)建基板：

尺寸：23mm x 23mm x 1.3mm

頂部4，039個焊盤與RDL中介層匹配

底部475個焊盤用于BGA附著

( _2 a2 M! C% ^6 u  ?( M+ ]

圖13. 構(gòu)建基板細節(jié)

" l, Z3 Q& ?$ S  `3 J  r6 o混合基板形成
RDL中介層通過C4凸點附著到構(gòu)建基板上：

在RDL中介層焊盤和基板凸點上涂抹助焊劑

將RDL中介層與基板對齊并放置

回流形成焊點

填充底部填充物
[/ol]


& w" D: B9 {3 f* w! L圖14. 混合基板的橫截面

最終組裝

從RDL中介層上移除玻璃載體

使用微凸點將芯片附著到暴露的RDL中介層表面

填充底部填充物
: G9 _1 u6 {; _8 r% A; o5 I* [8 l[/ol]
" J6 D) t3 _# u* x, w

圖15. 展示最終封裝的橫截面

- s/ h8 w, F+ R可靠性分析
進行了有限元分析以評估熱循環(huán)可靠性：
: O* l2 f) j& h! t' }& y* _

溫度循環(huán)：-40°C至85°C

關(guān)鍵區(qū)域：微凸點和C4凸點焊點
8 N% H# B1 p$ T+ N
; l- L; J' N- G7 l4 {4 c主要發(fā)現(xiàn)：
) C0 {% a/ y8 {. M8 E

每循環(huán)最大累積蠕變應(yīng)變：5.93%（在微凸點中）

每循環(huán)最大蠕變應(yīng)變能密度：2.63 MPa（在微凸點中）

微凸點焊點經(jīng)歷的應(yīng)變是C4凸點的4-5倍

整體結(jié)構(gòu)在大多數(shù)操作條件下預(yù)期可靠

" a) a* a% \0 B/ `8 N* X9 g* B
圖16. 累積蠕變應(yīng)變結(jié)果

8 V3 F0 m9 ^/ }' E' \. Y3 s/ y結(jié)論
- K1 b3 K* j6 `9 K2 V+ _% m2D、2.1D和2.3D集成電路集成技術(shù)為異構(gòu)集成提供了一系列解決方案，平衡了性能、成本和可制造性。2D集成仍被廣泛使用，但2.1D和2.3D方法在高性能應(yīng)用中正在獲得關(guān)注。隨著行業(yè)的不斷發(fā)展，這些中間集成級別將在傳統(tǒng)封裝和完整3D集成之間發(fā)揮關(guān)鍵作用。


, E- W6 j' V5 _5 b. l  ?  ^' Y# w$ s+ q9 g參考文獻
7 r: q! q0 a) F* [" Z7 FJ. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.
7 N. i. O$ E; ~& K4 K& M$ {: G, K! D
4 B+ z$ e4 i( W4 J
2 o0 `* s8 [0 C- END -
, z* Y4 O4 A) D+ i# q6 j. d! x
軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
$ F: M) [- X6 j  S點擊左下角"閱讀原文"馬上申請
# ?: ~" ~- ?* K) c; Q
$ a3 R" _% \2 _8 z# ~/ |/ O歡迎轉(zhuǎn)載

' z: v6 h$ b- z5 O( m轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
: Z8 e3 K: c- ]9 w
& s' c. i" L# c* O/ {

8 E9 M  a! z5 M
8 f- k8 V5 l& d5 m: q# K2 R1 a8 l
關(guān)注我們
7 o. a  M/ m" t* q- f
" I: P' `3 x* ]/ D4 u

+ N8 S# I. z& m' Q; R) S

1 u* N$ k% _% T* _

                     
5 ]$ I# z1 x% t: Z% Z
# D4 b6 i/ E- k. E1 V+ c

關(guān)于我們：
7 [) c6 n  i- {# x3 E  H1 c深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

! P! H+ [  I2 L7 Chttp://www.latitudeda.com/
（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）