王靚——DRRX2模塊PCB設計作業(yè)

一路高歌

布局：

1）畫SOC器件的中心輔助線，將2片DDR中心對齊擺放；
2）將一個DDR中間錯位打孔扇出，另一個復制；
3）SOC自動扇出（8-14mil過孔）；
4）將DDR的地址和數(shù)據(jù)信號按組分類；
布線：
1）先將4組數(shù)據(jù)信號與SOC進行點對點的連通，同組同層；
2）地址信號通過2片DDR之間的連接孔與SOC連通；
3）數(shù)據(jù)信號等長處理，正負25mil；
4）地址信號等長處理，正負50mil；
5）電源層連通，及濾波電容擺放處理；

cesc

濾波電容放在背面，效果會更好一些

cesc

VREF這個電源不要走在電源層

cesc

其它沒什么大問題

一路高歌

cesc 發(fā)表于 2024-9-23 11:10
其它沒什么大問題

已修改：1）VREF電源移至底層；2）頂層濾波電容移至底層就近擺放；