AIP Advances | 制作低損耗絕緣體上鈮酸鋰波導(dǎo)的方法

逍遙設(shè)計自動化

引言
, _) Z8 ]* T, X9 k( W4 R2 r絕緣體上鈮酸鋰(LNOI)波導(dǎo)因其優(yōu)異的光學(xué)性能，在集成光電子技術(shù)中有廣泛應(yīng)用。然而，由于鈮酸鋰(LN)的硬度高、化學(xué)惰性強(qiáng)，且在刻蝕過程中易產(chǎn)生材料再沉積，制作低損耗LNOI波導(dǎo)具有很大挑戰(zhàn)。本文基于美國國家標(biāo)準(zhǔn)與技術(shù)研究院(NIST) NanoFab設(shè)施的研究，介紹了優(yōu)化LNOI波導(dǎo)制作工藝的關(guān)鍵步驟和注意事項[1]。
5 |/ c5 M! B2 y0 H% b! N
3 l3 b- Z' d$ E- I
4 E, J. p. `; P$ ]- L$ Q0 N

" n$ q* H& R+ p/ d- U掩模選擇與圖形化
2 @: [0 O7 j# c" k, u, B) d% [選擇合適的掩模材料對獲得高質(zhì)量刻蝕結(jié)構(gòu)非常重要。雖然軟掩模(如電子束光刻膠)使用簡單，但通常會導(dǎo)致側(cè)壁質(zhì)量較差。硬掩模，如鉻(Cr)或二氧化硅(SiO2)，一般能產(chǎn)生更好的結(jié)果。
; p. P; `  Z7 k5 q2 S- T5 U$ s
為圖形化波導(dǎo)，通常使用電子束光刻(EBL)和正性光刻膠如ZEP520A。將光刻膠旋涂到LNOI芯片上，用EBL曝光，然后顯影。對于硬掩模樣品，在涂覆光刻膠之前需要先沉積掩模材料(如Cr或SiO2)。
! B+ V- N, ^, v* O" q
! ^5 s  N  e$ |0 o+ T- C) W圖1：使用ICP RIE圖形化LN的制作過程示意圖。
9 o4 y, m& D4 z! d5 m9 p$ M
2 w, T! f0 |) E刻蝕過程
電感耦合等離子體反應(yīng)離子刻蝕(ICP RIE)是刻蝕LN的首選方法。
該過程使用氬(Ar)等離子體物理刻蝕材料。需要優(yōu)化的關(guān)鍵參數(shù)包括：
: Q* v: H# a% q) f

射頻(RF)功率：控制離子向基板加速，顯著影響刻蝕速率、深度和再沉積。

ICP功率：決定等離子體密度。
, I% i; t/ F. d腔室壓力
氣體流量
: @- s0 M4 W; k7 b/ i( e0 G基板溫度


2 M* L) G  D( }) `
, q2 ^/ t3 x$ f% [1 q圖2：用于LN刻蝕的ICP腔室示意圖。
4 m- X7 j6 Q2 J" K; D

6 b7 i8 D, a2 _. nRF功率優(yōu)化
( F: m' I2 h+ |/ {: w1 m1 l, ~RF功率是影響刻蝕和再沉積平衡的關(guān)鍵參數(shù)。在低RF功率下，再沉積材料往往積累在側(cè)壁上。隨著RF功率增加，刻蝕速率超過再沉積速率，導(dǎo)致側(cè)壁更干凈。
3 V7 M" {9 ~& w5 c; P
" }6 o. z0 a  ?. k4 {. ~9 A- ~圖3：SEM圖像顯示了RF功率對使用Cr掩模樣品再沉積的影響。

% A* y: d$ b1 ?  `然而，過高的RF功率會導(dǎo)致波導(dǎo)結(jié)構(gòu)損壞。最佳RF功率范圍通常在100-200 W之間，但可能因具體使用的ICP RIE設(shè)備而異。

, H0 i7 Y' w. l! G4 v4 r$ k& m再沉積物去除
即使優(yōu)化了刻蝕參數(shù)，通常仍有一些再沉積物殘留，需要通過濕法清洗過程去除。改良的RCA-1溶液(NH4OH:H2O2:H2O比例為2:2:1)加熱到85°C對此很有效。

圖4：清洗過程不同階段的LN波導(dǎo)SEM圖像。
3 @3 k2 ]1 f  f( F% E
清洗過程需要仔細(xì)優(yōu)化：

持續(xù)時間：清洗不足會留下再沉積物，過度清洗會損壞波導(dǎo)。

方向：樣品應(yīng)在相對于攪拌方向的0°和90°方向上清洗。

溶液新鮮度：改變樣品方向時，應(yīng)準(zhǔn)備新的清洗溶液。
1 u* _1 I6 h! G8 D[/ol]
典型的優(yōu)化清洗過程包括每個方向15分鐘，總共30分鐘。

, C# G* f7 g" N+ G, `圖5：SEM圖像顯示了過度清洗導(dǎo)致的波導(dǎo)損壞。

5 G% i# r( p9 z硬掩模比較
6 a# G. [0 B7 j: h1 Q雖然Cr和SiO2硬掩模都能產(chǎn)生良好結(jié)果，但它們具有不同特性：
: T' V" \0 Z% P
( G/ D% ^$ I/ s* b# `1 j5 ~; g& j  {1. 鉻掩模：

由于Cr的多晶結(jié)構(gòu)，在側(cè)壁上產(chǎn)生顆粒狀特征

與SiO2相比，通常產(chǎn)生更光滑的側(cè)壁

不太容易出現(xiàn)溝槽問題
2 V& ^" D8 O' X' m4 Z% b0 X$ M' L
6 E7 M- r' ~+ L' N1 P2. 二氧化硅掩模：
% X* h3 K' g% x7 Z) S

可能在側(cè)壁上產(chǎn)生條紋

更容易在側(cè)壁底部產(chǎn)生溝槽

可能需要額外措施來緩解充電效應(yīng)
; W+ C$ l$ I4 M, ~5 z" C7 t


% W6 W3 Q5 u* S/ @% o' n) a圖6：比較使用(a) Cr和(b) SiO2硬掩�？涛g的LN波導(dǎo)SEM圖像。
( Y( C& ]$ Z$ F2 N+ Q- m  X' m6 W

圖7：使用(a) Cr和(b) SiO2硬掩模刻蝕的LN波導(dǎo)FIB-milled橫截面SEM圖像。

波導(dǎo)制作流程
& t& J, o" E3 j8 ~- I基于上述優(yōu)化，以下是制作低損耗LNOI波導(dǎo)的流程總結(jié)：
0 t" w9 z) Q  P! V
2 A2 I. v! C% J: ?1. 基板準(zhǔn)備：
6 t1 d  |/ S+ T8 P' f" M從LNOI晶圓開始(如700 nm x切割LN薄膜在2 μm SiO2上，再在Si基板上)
+ x$ _& _! m6 r) d6 G$ h使用硫酸高錳酸鉀溶液清洗基板，然后進(jìn)行RCA清洗
3 w1 U  N6 G+ Y* {( p
2. 硬掩模沉積：
- I2 w4 k3 ^3 w

使用電子束蒸發(fā)沉積50 nm Cr

(替代方案：500 nm PECVD SiO2 + 10 nm電子束Cr)
$ l7 W7 B- V4 J0 y0 p
! ^6 {: @# I4 R! L; r3 F9 \. r3. 光刻：
6 r9 s0 k! X. o! R6 `& c5 E: W. H

旋涂ZEP520A電子束光刻膠

進(jìn)行電子束光刻定義波導(dǎo)圖形

顯影曝光后的光刻膠
5 h" g6 ?7 M$ N2 M  S9 t/ @
4. 圖形轉(zhuǎn)移到硬掩模：

使用ICP RIE刻蝕硬掩模層

5. LN刻蝕：

使用優(yōu)化參數(shù)進(jìn)行LN的ICP RIE刻蝕：
+ `% f$ S( C5 Q    RF功率：150 W
- i4 {) H3 u1 Y' j    ICP功率：1500 W
    壓力：5 mTorr
    Ar氣體流量：20 SCCM
    溫度：5°C
, V- ]& I; M# B. _, [* \% T

使用多個短刻蝕循環(huán)，中間有冷卻期，以防止樣品損壞
1 q! Y  g! j; S/ q5 u% p
0 {( ^) A- m: K! J6. 掩模去除：
5 [3 K8 O7 @3 ?" l% v

使用適當(dāng)?shù)目涛g劑去除剩余硬掩模
5 B2 U+ J9 V. L, N
7. 再沉積物清洗：

在加熱的RCA-1溶液中每個方向清洗15分鐘(總共30分鐘)

9 G$ T( L9 G. @/ Q1 m8. 包覆(可選)：

使用PECVD沉積2 μm SiO2作為上部包覆層
2 N3 A7 S2 A. s! \/ X
9. 端面準(zhǔn)備：

拋光端面以進(jìn)行光學(xué)耦合
+ P3 }1 i8 D/ M# r7 a2 n
% z6 L6 p3 Y+ d' @" m光學(xué)表征
為評估制作的波導(dǎo)質(zhì)量，光學(xué)損耗測量非常重要。典型設(shè)置包括使用錐形光纖將1550 nm激光耦合到波導(dǎo)中，并測量輸出功率。

& J. L' P# U, _6 K1 z8 S6 T
圖8：測量LNOI波導(dǎo)在1550 nm波長下光學(xué)損耗的實驗裝置示意圖。
  [) `1 r/ n/ Y$ h

圖9：對八個相同LNOI波導(dǎo)進(jìn)行的光學(xué)損耗測量結(jié)果。
, p. R, K" t/ h2 u
使用本文描述的優(yōu)化制作工藝，可以實現(xiàn)長度為4.5 mm的LNOI波導(dǎo)，總損耗(傳播+耦合)約為-10.5 dB。這相當(dāng)于傳播損耗的上限估計約為2 dB/cm，與文獻(xiàn)報道的數(shù)值具有競爭力。

結(jié)論
) B# g1 _7 ?* A- S# B制作低損耗LNOI波導(dǎo)需要仔細(xì)優(yōu)化多個工藝步驟，從掩模選擇到刻蝕參數(shù)和刻蝕后清洗。作者認(rèn)為通過遵循本文提供的指南，研究人員可以開發(fā)可靠的工藝來制作高質(zhì)量LNOI光電子器件，即使在共享潔凈室設(shè)施中也能實現(xiàn)。持續(xù)改進(jìn)這些技術(shù)將進(jìn)一步推動集成鈮酸鋰光電子技術(shù)的發(fā)展。

參考文獻(xiàn)
/ b8 Z0 e: B1 a, W[1] CH. S. S. Pavan Kumar, N. N. Klimov, and P. S. Kuo, "Optimization of waveguide fabrication processes in lithium-niobate-on-insulator platform," AIP Advances, vol. 14,
1 g9 c& a1 C3 t1 b, ~1 K
# P+ Z9 D! ~/ |: ?- END -
" J8 K- f! E; G* Z/ h9 ^
軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
) W& y# S5 l4 `7 b. R6 M3 ^點擊左下角"閱讀原文"馬上申請

/ {6 r6 k0 V+ L歡迎轉(zhuǎn)載

轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！

+ e6 A5 ?$ ]- N7 M( G



關(guān)注我們

3 l  K2 [0 f  W  X5 i6 A

% Q' ^. R7 G% }: [ 3 g8 `5 ]" R* I" S; V$ s

) R, j. c4 v' x  [) J- V- \- ~  z

                     

! t# d; R- ]2 k
, u; F; \  ^6 L
關(guān)于我們：
' S, x. Z. B, L2 B0 q深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
! ^. n1 X+ [3 U' X  G1 |7 M. u
http://www.latitudeda.com/
（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）