2D、2.1D和2.3D集成電路集成技術(shù)概述

逍遙設(shè)計(jì)自動(dòng)化

引言隨著半導(dǎo)體行業(yè)不斷追求更高性能和更小尺寸，先進(jìn)封裝技術(shù)在多芯片異構(gòu)集成中變得越來越重要。本文概述2D、2.1D和2.3D集成電路集成方法，重點(diǎn)介紹主要特點(diǎn)、制造過程和應(yīng)用。
" G8 _: z3 @+ |$ r1 F
: i7 e1 N% ?! g0 y1 f. l' W! `3 J( D
; H% o8 A% X, G* J1 R: u2D集成電路集成
1 K- e' h( {- ^9 J2D集成電路集成指的是將多個(gè)芯片并排放置在封裝基板或印刷線路板（PCB）上。這種方法實(shí)現(xiàn)了基本的多芯片集成，而無需復(fù)雜的3D堆疊。

7 J2 \8 A5 x7 p5 D' J+ M主要的2D集成方法包括：
8 F! C  p2 d9 }3 i金線鍵合
7 i1 y5 m  T4 b, H# Z5 n6 h+ O金線鍵合是一種傳統(tǒng)方法，使用細(xì)金線連接芯片焊盤和基板焊盤：
" U" ~' ~/ E6 [6 f( O  E5 g
" Y* R3 r7 A9 b( S' h1 r4 s圖1：展示多芯片金線鍵合

倒裝芯片
在倒裝芯片技術(shù)中，芯片表面的焊球直接與基板焊盤鍵合：

7 C. x; V+ X* X: }圖2.展示多芯片倒裝芯片鍵合


* h' m, p) n  u% P! l! x金線鍵合和倒裝芯片的組合
一些封裝使用金線鍵合和倒裝芯片的組合方式連接不同的組件：

圖3.展示同時(shí)使用金線鍵合和倒裝芯片的封裝
( W- R+ b+ ?* W" q! r9 [7 }
5 t; s9 f" J2 @扇出型晶圓級(jí)封裝（FOWLP）
FOWLP通過將芯片連接重新分布到芯片區(qū)域之外，實(shí)現(xiàn)更高的I/O密度。主要有兩種方法：
: V' I3 ]2 P3 G0 u- o9 e6 T$ O$ k

芯片優(yōu)先：先將芯片嵌入模塑料中，然后形成重布線層（RDL）。

芯片后置：先形成RDL，然后再附著芯片。
% d' J* W0 [  `

圖4.展示扇出型封裝的示例

2.1D集成電路集成
2.1D集成涉及在標(biāo)準(zhǔn)封裝基板上創(chuàng)建細(xì)間距互連，彌補(bǔ)了2D和3D集成之間的差距。
, Z) I  b4 x2 N2 M3 R( q. Z/ L2.1D集成的主要特點(diǎn)：

在常規(guī)基板上構(gòu)建具有細(xì)線/間距（L/S）的薄膜層

實(shí)現(xiàn)比標(biāo)準(zhǔn)基板更高的互連密度

不需要硅通孔（TSV）

相比完整的3D集成成本更低

2.1D集成方法的例子：
3 v% O. I5 F7 N# h# E新光電氣的i-THOP
6 _1 K* g" |4 t1 d/ C新光電氣的集成薄膜高密度有機(jī)封裝（i-THOP）在有機(jī)基板上使用薄膜層：

圖5. 展示i-THOP結(jié)構(gòu)

英特爾的EMIB
英特爾的嵌入式多芯片互連橋（EMIB）在封裝基板中嵌入硅橋，用于芯片間連接：
& o0 V5 t8 s! \6 t0 W$ y
8 j' C4 j5 j5 f4 _0 l1 j圖6. 展示英特爾的EMIB技術(shù)
1 o6 k; `2 A. [" l4 r8 a* ]
臺(tái)積電的LSI
& |5 d! q5 n. \# V6 m; ^$ {9 e* @臺(tái)積電的局部硅互連（LSI）在模塑料中嵌入硅橋，用于芯片互連：

圖7. 臺(tái)積電的LSI概念
, T1 q" S+ Z$ N4 f$ G8 v
. e$ q& L& X3 I) X! E5 a
2.3D集成電路集成
2.3D集成指的是在標(biāo)準(zhǔn)封裝基板上使用無核心有機(jī)或無機(jī)中介層。這種方法提供了比2.1D更高的互連密度，同時(shí)避免了使用TSV進(jìn)行全3D堆疊的復(fù)雜性。
6 c" p  _4 {1 s- s3 Y1 k5 b" A
: D! @4 p6 p+ h2.3D集成的主要特點(diǎn)：
% Z9 F5 g! C7 C& I4 H6 y8 h

無核心中介層實(shí)現(xiàn)更精細(xì)的互連

比傳統(tǒng)基板具有更高的布線密度

更好的電氣性能

更小的形狀因子

相比基于TSV的3D集成成本更低
6 k5 y8 `' C9 y4 M1 c/ `3 Q
  \5 z$ j, r3 T" D6 l2.3D集成的挑戰(zhàn)：
1 U. \( D% W: C9 y! o

由于缺少核心而導(dǎo)致的翹曲

層壓材料可能出現(xiàn)碎裂

需要新的制造基礎(chǔ)設(shè)施


有機(jī)中介層制造方法
7 A# U& X+ y& P, S2 _5 q0 X: V傳統(tǒng)PCB/SAP工藝
這種方法使用標(biāo)準(zhǔn)PCB制造技術(shù)創(chuàng)建有機(jī)中介層：
3 T' x9 V& U. V9 l) R
圖8. 新光電氣的有機(jī)中介層概念
2 H8 K* ?- z6 ?  q
扇出型（芯片優(yōu)先）工藝
使用芯片優(yōu)先的扇出型晶圓級(jí)封裝技術(shù)創(chuàng)建中介層：


( i: Z5 Y; g2 a: K) k圖9. Statschippac的扇出型有機(jī)中介層

扇出型（芯片后置）工藝
8 N1 r; \! b9 d5 _$ z使用芯片后置或RDL優(yōu)先的扇出型工藝制造中介層：
  C, A$ ]5 a; x% K  h
- A2 |, I7 ~$ v" Q  @5 g2 l" f; }
圖10. 三星的扇出型有機(jī)中介層工藝
& n6 K0 P' d' x) k7 e: f, ~9 [
+ f* b! r% p! K4 Y, ^案例研究：欣興電子的2.3D RDL中介層
讓我們?cè)敿?xì)研究一個(gè)使用欣興電子RDL中介層技術(shù)的2.3D集成例子：
: b# j( o3 u5 ^3 X4 r% a) ^) G1 a測試載體
測試載體包含兩個(gè)芯片：
8 M4 a6 a" A6 [

大芯片：10mm x 10mm x 150μm，3，592個(gè)I/O

小芯片：5mm x 5mm x 150μm，1，072個(gè)I/O

最小焊盤間距：50μm


/ m8 t( i' I; U/ L' v
2 Y, N# n. j( @圖11. 測試芯片細(xì)節(jié)
& O4 _: \. O" x) d
; }# z& W6 D; @9 ^& B: bRDL中介層
1 W9 V0 B7 F8 L- tRDL中介層特點(diǎn)：

3個(gè)金屬層，線寬/間距分別為2/2μm、5/5μm和10/10μm

在515mm x 510mm玻璃載體上制造

頂部4，664個(gè)焊盤用于芯片附著

底部4，039個(gè)焊盤用于C4凸點(diǎn)附著
$ X, [: [1 R8 U

9 ^! `! e, D' \$ t
圖12. RDL中介層結(jié)構(gòu)
0 F$ ~9 b4 C. x0 h/ Q- e
: M% m6 X: k2 C& q: f2 C構(gòu)建封裝基板
使用常規(guī)的2-2-2構(gòu)建基板：

尺寸：23mm x 23mm x 1.3mm

頂部4，039個(gè)焊盤與RDL中介層匹配

底部475個(gè)焊盤用于BGA附著

* R& q, d  \, {# S" F! f$ q0 I6 Z
: z" H  H) H( v- N+ l
圖13. 構(gòu)建基板細(xì)節(jié)

9 l9 d% ^) e; A/ [  b' H  g混合基板形成
RDL中介層通過C4凸點(diǎn)附著到構(gòu)建基板上：

在RDL中介層焊盤和基板凸點(diǎn)上涂抹助焊劑

將RDL中介層與基板對(duì)齊并放置

回流形成焊點(diǎn)

填充底部填充物
2 K, g. f$ P' e% X* w: Q( `[/ol]

, m% f5 [* w$ X/ y1 @* m8 e
圖14. 混合基板的橫截面

最終組裝

從RDL中介層上移除玻璃載體

使用微凸點(diǎn)將芯片附著到暴露的RDL中介層表面

填充底部填充物
[/ol]
4 s, Z% b: @1 V( b3 \. V: d
# D0 m1 R, v  s
: @. c, J4 ]8 @  ^/ }, [圖15. 展示最終封裝的橫截面
7 N* W3 T- Z& O0 }1 T
* V/ G* R4 R8 V可靠性分析
進(jìn)行了有限元分析以評(píng)估熱循環(huán)可靠性：

溫度循環(huán)：-40°C至85°C

關(guān)鍵區(qū)域：微凸點(diǎn)和C4凸點(diǎn)焊點(diǎn)
+ [+ }4 I* ~" }" Y
主要發(fā)現(xiàn)：
8 K3 M. ^4 j3 c" D8 i1 a

每循環(huán)最大累積蠕變應(yīng)變：5.93%（在微凸點(diǎn)中）

每循環(huán)最大蠕變應(yīng)變能密度：2.63 MPa（在微凸點(diǎn)中）

微凸點(diǎn)焊點(diǎn)經(jīng)歷的應(yīng)變是C4凸點(diǎn)的4-5倍

整體結(jié)構(gòu)在大多數(shù)操作條件下預(yù)期可靠
) e6 D; b. ^' Z
7 c* E& G# U' t1 V
圖16. 累積蠕變應(yīng)變結(jié)果

2 |  \/ [% S; {3 Q7 B結(jié)論
2D、2.1D和2.3D集成電路集成技術(shù)為異構(gòu)集成提供了一系列解決方案，平衡了性能、成本和可制造性。2D集成仍被廣泛使用，但2.1D和2.3D方法在高性能應(yīng)用中正在獲得關(guān)注。隨著行業(yè)的不斷發(fā)展，這些中間集成級(jí)別將在傳統(tǒng)封裝和完整3D集成之間發(fā)揮關(guān)鍵作用。

! Z# N( }$ ]( z
, \' `& T0 ?4 f. H; `6 G參考文獻(xiàn)
$ |( l1 v; k' _J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.

  o7 v6 N3 `7 N  f# G- e$ C
- END -

# s3 V1 |3 Y, Z1 k9 F軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
2 Q5 K: w5 [! c( v8 j
7 ?3 C! I5 T; ~# j; o: A5 j8 w/ e" c歡迎轉(zhuǎn)載
% z" G5 E: b7 {, A6 q) C
轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！





關(guān)注我們
  r. a( n5 v; f; ]- p
: L; ~. h0 S8 B" x2 F

6 U( ^3 k' {8 W- n  f$ [

% L/ [+ B# z/ Y& G$ W9 ~- R

                     
* x+ `# K. ]$ {! L; s' O/ m

- n) A- f% x& i0 b) [3 J2 I" t
6 D$ R) V: Z$ M  T2 v+ B關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
' b7 a' H% g7 m3 l! S" Z! F
http://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）