2D、2.1D和2.3D集成電路集成技術概述

逍遙設計自動化

引言隨著半導體行業(yè)不斷追求更高性能和更小尺寸，先進封裝技術在多芯片異構集成中變得越來越重要。本文概述2D、2.1D和2.3D集成電路集成方法，重點介紹主要特點、制造過程和應用。


' `, T  m+ D; h' P4 G# o% }0 h& N& x2D集成電路集成
8 N& O; d: [! L) ?6 B! N2D集成電路集成指的是將多個芯片并排放置在封裝基板或印刷線路板（PCB）上。這種方法實現(xiàn)了基本的多芯片集成，而無需復雜的3D堆疊。

主要的2D集成方法包括：
8 K0 O& @6 r) u* c, Q金線鍵合
金線鍵合是一種傳統(tǒng)方法，使用細金線連接芯片焊盤和基板焊盤：
* o* P* i8 a5 O( s3 @, u1 k$ ?6 g
5 g4 b$ C7 ~5 d" D0 q9 H圖1：展示多芯片金線鍵合

7 d3 u  n' I* K! ?+ [, R倒裝芯片
2 t3 e) D- ^4 m# L在倒裝芯片技術中，芯片表面的焊球直接與基板焊盤鍵合：

, E2 K+ e3 ?/ U# l4 q! v1 _圖2.展示多芯片倒裝芯片鍵合
$ C4 Q6 c- u! D. Y

金線鍵合和倒裝芯片的組合
* ]( S( J7 ?  z" P. [) K, M一些封裝使用金線鍵合和倒裝芯片的組合方式連接不同的組件：
) s9 |, N4 G$ _  z1 C
9 A4 w! }, D- l" ^7 w圖3.展示同時使用金線鍵合和倒裝芯片的封裝

扇出型晶圓級封裝（FOWLP）
# P* M2 ?( e5 d, p$ f4 pFOWLP通過將芯片連接重新分布到芯片區(qū)域之外，實現(xiàn)更高的I/O密度。主要有兩種方法：

芯片優(yōu)先：先將芯片嵌入模塑料中，然后形成重布線層（RDL）。

芯片后置：先形成RDL，然后再附著芯片。

. Z* s* i; R0 N8 t5 g. l
圖4.展示扇出型封裝的示例
3 i( n: ^* v5 D& ]7 _4 p3 C' o8 o7 J
2.1D集成電路集成
' v+ n$ D3 w/ b4 L5 w; [4 V8 k2.1D集成涉及在標準封裝基板上創(chuàng)建細間距互連，彌補了2D和3D集成之間的差距。
. z5 `0 s) b; M5 d7 Y2.1D集成的主要特點：

在常規(guī)基板上構建具有細線/間距（L/S）的薄膜層

實現(xiàn)比標準基板更高的互連密度

不需要硅通孔（TSV）

相比完整的3D集成成本更低

2.1D集成方法的例子：
# Z" Y) X& _7 n' s2 n0 S新光電氣的i-THOP
新光電氣的集成薄膜高密度有機封裝（i-THOP）在有機基板上使用薄膜層：

圖5. 展示i-THOP結(jié)構
7 T' P. l- G& F2 g5 n0 I- x  g
/ o9 ^. ~" V8 R/ h英特爾的EMIB
' V& M3 R. n3 U, _) I英特爾的嵌入式多芯片互連橋（EMIB）在封裝基板中嵌入硅橋，用于芯片間連接：

圖6. 展示英特爾的EMIB技術
* w) M+ `5 y' W* |
+ S( r% [! ]  T2 }+ E9 }+ P+ Y臺積電的LSI
臺積電的局部硅互連（LSI）在模塑料中嵌入硅橋，用于芯片互連：

圖7. 臺積電的LSI概念
5 W& X3 x# R; d  w3 C
# B: L4 C' W6 t; x- T4 p1 l
2.3D集成電路集成
6 P! @+ K1 i/ a0 v2.3D集成指的是在標準封裝基板上使用無核心有機或無機中介層。這種方法提供了比2.1D更高的互連密度，同時避免了使用TSV進行全3D堆疊的復雜性。
* g; O2 L9 X. A8 G, V
+ `4 w/ |2 q- T; _$ Z6 e8 V$ O+ \2.3D集成的主要特點：

無核心中介層實現(xiàn)更精細的互連

比傳統(tǒng)基板具有更高的布線密度

更好的電氣性能

更小的形狀因子

相比基于TSV的3D集成成本更低

2.3D集成的挑戰(zhàn)：

由于缺少核心而導致的翹曲

層壓材料可能出現(xiàn)碎裂

需要新的制造基礎設施


* X/ k0 \" u/ p$ q; }; d; M有機中介層制造方法
傳統(tǒng)PCB/SAP工藝
0 @- ?3 ~& a8 P7 A3 O8 s2 H這種方法使用標準PCB制造技術創(chuàng)建有機中介層：
' Y# f; e, G% M' ]) H
  {0 Q6 ^1 ]  A圖8. 新光電氣的有機中介層概念
% @) p9 q9 G8 ~; X, Y/ d1 N/ J3 _* Z
扇出型（芯片優(yōu)先）工藝
使用芯片優(yōu)先的扇出型晶圓級封裝技術創(chuàng)建中介層：


( N! S2 U% f- c! T) Q  C5 N圖9. Statschippac的扇出型有機中介層

$ e# r% x$ |( o9 P# O! q, {8 r/ ?扇出型（芯片后置）工藝
使用芯片后置或RDL優(yōu)先的扇出型工藝制造中介層：
& z  h, T* ^+ D7 k; W+ r
1 D" ^! e9 M8 A
圖10. 三星的扇出型有機中介層工藝

# T  |4 m1 X; b) L7 v案例研究：欣興電子的2.3D RDL中介層
6 Y5 I% F, s9 ^9 H讓我們詳細研究一個使用欣興電子RDL中介層技術的2.3D集成例子：
6 G: \1 s! c8 D5 W$ M% }7 w' w& W測試載體
/ H, ~0 s8 X8 U: O測試載體包含兩個芯片：

大芯片：10mm x 10mm x 150μm，3，592個I/O

小芯片：5mm x 5mm x 150μm，1，072個I/O

最小焊盤間距：50μm



圖11. 測試芯片細節(jié)
3 ?# ?* F! K  b8 Q
1 |/ D" \; {# _& z! t  b' {' i0 b" xRDL中介層
+ ^1 T6 z( H+ l9 n3 w5 X, h5 x9 XRDL中介層特點：
7 D7 h9 O' z8 m3 z* Y

3個金屬層，線寬/間距分別為2/2μm、5/5μm和10/10μm

在515mm x 510mm玻璃載體上制造

頂部4，664個焊盤用于芯片附著

底部4，039個焊盤用于C4凸點附著

' }3 t! T2 m' |' a1 [0 e: d

圖12. RDL中介層結(jié)構
: F2 q( |  J; O
構建封裝基板
* @$ b5 }( z& |# k使用常規(guī)的2-2-2構建基板：
, |2 ^& J8 S' H5 A; ?; I% o3 U1 W4 Q) e

尺寸：23mm x 23mm x 1.3mm

頂部4，039個焊盤與RDL中介層匹配

底部475個焊盤用于BGA附著
  x1 l" ~9 r/ V8 M, \

' }6 `: t$ D4 I; D* E  l
6 v* b) d5 f. s圖13. 構建基板細節(jié)
( u9 \+ G8 ~, p! a/ _. Z
混合基板形成
RDL中介層通過C4凸點附著到構建基板上：

在RDL中介層焊盤和基板凸點上涂抹助焊劑

將RDL中介層與基板對齊并放置

回流形成焊點

填充底部填充物
[/ol]

1 |1 M. ^* a5 d* f3 K' {
. x% J8 a9 z9 f9 u% a+ d- Q9 ^: A' q圖14. 混合基板的橫截面
: L/ y8 q1 |& }( ?8 ]3 A8 C( i& o
最終組裝

從RDL中介層上移除玻璃載體

使用微凸點將芯片附著到暴露的RDL中介層表面

填充底部填充物
2 |6 I4 D9 a% U4 s0 e% O3 `7 R[/ol]

  d1 }4 P  B$ i; I" R
圖15. 展示最終封裝的橫截面

- k9 f2 q5 C/ d% e4 P2 Y可靠性分析
進行了有限元分析以評估熱循環(huán)可靠性：

溫度循環(huán)：-40°C至85°C

關鍵區(qū)域：微凸點和C4凸點焊點

主要發(fā)現(xiàn)：

每循環(huán)最大累積蠕變應變：5.93%（在微凸點中）

每循環(huán)最大蠕變應變能密度：2.63 MPa（在微凸點中）

微凸點焊點經(jīng)歷的應變是C4凸點的4-5倍

整體結(jié)構在大多數(shù)操作條件下預期可靠
3 d+ v% Z1 B3 Q3 K! G& W' Q& s& _

9 U  S* l4 w5 T圖16. 累積蠕變應變結(jié)果

結(jié)論
9 z& G5 E. I2 Y# q7 [4 g4 O2D、2.1D和2.3D集成電路集成技術為異構集成提供了一系列解決方案，平衡了性能、成本和可制造性。2D集成仍被廣泛使用，但2.1D和2.3D方法在高性能應用中正在獲得關注。隨著行業(yè)的不斷發(fā)展，這些中間集成級別將在傳統(tǒng)封裝和完整3D集成之間發(fā)揮關鍵作用。
2 b2 w" W8 T! j& y3 l2 X  _/ L7 H" X

參考文獻
) K) _, {8 ~$ C+ d9 n% [: SJ. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.
& T, a% N9 l! g% t1 n

- END -

軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用，PIC Studio都可提升您的工作效能。
: v9 B6 I0 n- o! S7 k+ u點擊左下角"閱讀原文"馬上申請

歡迎轉(zhuǎn)載
( l3 c: o6 ~9 q  t) G! E4 m& l& e; q
8 _5 i) K2 o- k) W( R轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
5 O+ Z! O7 I# C
- y; g: j+ `3 o. R5 p7 T9 V( J% Z2 \


% Q1 n$ w% v- P4 [  ?/ g. K
, y( M' O  c6 G, B8 {關注我們

/ G9 e, P3 _2 e1 W/ b  A# L1 `# m

# h3 h. d0 G( f& t/ ^8 f5 s7 ^4 t' K! j

8 S) V3 j+ S: e7 H   \- _9 }" U# G. Q" s0 W

                     

, r- S- \5 `% l0 \1 `: c
3 K' R, u2 \. A! g: w
關于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導體芯片設計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設計和仿真軟件，提供成熟的設計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務，廣泛服務于光通訊、光計算、光量子通信和微納光子器件領域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術與服務。

http://www.latitudeda.com/
（點擊上方名片關注我們，發(fā)現(xiàn)更多精彩內(nèi)容）