Hot Chips 2024 | 人工智能在芯片設(shè)計(jì)中的應(yīng)用

逍遙設(shè)計(jì)自動(dòng)化

引言
2 V; {/ U8 }% `: M$ E人工智能（AI）正在深刻改變半導(dǎo)體行業(yè)，特別是在芯片設(shè)計(jì)過程中。本文探討AI如何重塑芯片設(shè)計(jì)的各個(gè)方面，包括分析、優(yōu)化和設(shè)計(jì)輔助，幫助逍遙設(shè)計(jì)自動(dòng)化的讀者了解不同的AI技術(shù)及其在提高設(shè)計(jì)性能和生產(chǎn)力方面的應(yīng)用[1]。
$ V; e  F! j& K8 p
人工智能在芯片設(shè)計(jì)中的應(yīng)用簡(jiǎn)介
2 W8 J  W1 c9 yAI正在芯片設(shè)計(jì)行業(yè)掀起波瀾，提升設(shè)計(jì)過程的多個(gè)階段。AI主要影響以下關(guān)鍵領(lǐng)域：

分析：AI實(shí)現(xiàn)更快速、預(yù)測(cè)性和跨階段的芯片設(shè)計(jì)分析。

優(yōu)化：AI驅(qū)動(dòng)的優(yōu)化技術(shù)帶來更快速、更可擴(kuò)展和更優(yōu)質(zhì)的結(jié)果。

輔助：AI為芯片設(shè)計(jì)師提供專業(yè)知識(shí)、編碼支持和任務(wù)自動(dòng)化。
[/ol]


! w3 g6 h, b6 d$ Z  L& @1 l圖1：此圖展示了AI在芯片設(shè)計(jì)中影響的主要領(lǐng)域：分析、優(yōu)化和輔助。

芯片設(shè)計(jì)中的AI技術(shù)
' x% t2 g) D/ Y$ d/ c多種AI技術(shù)被應(yīng)用于芯片設(shè)計(jì)，每種技術(shù)適用于設(shè)計(jì)過程的不同方面：

經(jīng)典機(jī)器學(xué)習(xí)（ML）：適用于小型結(jié)構(gòu)化數(shù)據(jù)，線性回歸、支持向量機(jī)和決策樹等技術(shù)用于初步分析。

深度學(xué)習(xí)：卷積神經(jīng)網(wǎng)絡(luò)（CNN）適合物理設(shè)計(jì)數(shù)據(jù)，而圖神經(jīng)網(wǎng)絡(luò)（GNN）適合線路網(wǎng)表數(shù)據(jù)。

貝葉斯優(yōu)化：此技術(shù)用于構(gòu)建目標(biāo)函數(shù)的概率模型，并選擇最有希望的數(shù)據(jù)點(diǎn)進(jìn)行采樣。

強(qiáng)化學(xué)習(xí)（RL）：RL代理通過與環(huán)境交互并獲得改進(jìn)獎(jiǎng)勵(lì)來學(xué)習(xí)優(yōu)化設(shè)計(jì)。

生成式AI：這些模型，包括變分自編碼器（VAE）和Transformer，用于生成最佳設(shè)計(jì)點(diǎn)和學(xué)習(xí)優(yōu)化表示。

大型語言模型（LLM）：LLM用途廣泛，可應(yīng)用于問答、編碼、提取、重寫、分類、總結(jié)和推理等多種任務(wù)。
[/ol]
" F7 _2 q# _; J  ?
1 B! A$ P0 ~& m  j) \+ N+ I
& a, d: j! r/ o- K3 J圖2：NVIDIA芯片設(shè)計(jì)中使用的不同AI技術(shù)，包括經(jīng)典ML、深度學(xué)習(xí)和各種優(yōu)化方法。

8 a: R+ c% k/ j2 H% O: m  n- |/ A9 yAI在芯片設(shè)計(jì)中的應(yīng)用
讓我們探討AI在芯片設(shè)計(jì)中的一些具體應(yīng)用：
1. IR壓降估算
IR壓降估算對(duì)物理設(shè)計(jì)非常重要，但傳統(tǒng)方法需要數(shù)小時(shí)�；�于AI的方法可以從單元級(jí)特征預(yù)測(cè)IR壓降，在3秒內(nèi)實(shí)現(xiàn)94%的準(zhǔn)確率，而商業(yè)工具需要3小時(shí)。
/ ?$ L5 h' |7 F3 B7 g/ |; c% \) [
8 U8 o9 @7 ]: u8 V5 r6 q
圖3：使用AI進(jìn)行IR壓降估算的過程，顯示了功率圖和系數(shù)圖。
% g4 ]( @( F9 Z+ B, N5 I" k
. ]5 l4 G$ r3 p/ N- v2. 寄生參數(shù)預(yù)測(cè)
3 k9 }7 E* q7 y4 K3 ~$ e$ s# kAI用于從原理圖預(yù)測(cè)布局寄生參數(shù)。通過將原理圖轉(zhuǎn)換為圖形并使用圖神經(jīng)網(wǎng)絡(luò)（GNN），設(shè)計(jì)師可以高精度估算寄生參數(shù)，將仿真誤差降低到10%以下。


圖4：此圖說明了將線路原理圖轉(zhuǎn)換為異構(gòu)圖以進(jìn)行寄生參數(shù)預(yù)測(cè)的過程。
3 [9 M% G/ L& I" f
5 t9 `6 U+ g9 x3 F" W2 Q3. 宏單元布局優(yōu)化
宏單元布局對(duì)物理設(shè)計(jì)非常關(guān)鍵。多目標(biāo)貝葉斯優(yōu)化被用于改進(jìn)宏單元布局，考慮線長(zhǎng)、擁塞度和密度等因素。


圖4：此圖比較了基準(zhǔn)宏單元布局與使用AutoDMP（自動(dòng)化DREAMPlace基礎(chǔ)宏單元布局）優(yōu)化后的布局。

* o! y6 V3 Y/ C" o3 ]+ C6 Y# L4. 設(shè)計(jì)規(guī)則檢查（DRC）修復(fù)
強(qiáng)化學(xué)習(xí)代理被訓(xùn)練用于自動(dòng)修復(fù)單元布局中的設(shè)計(jì)規(guī)則檢查（DRC）違規(guī)。代理學(xué)習(xí)逐步減少DRC錯(cuò)誤，最終得到干凈的布局。
! s* a9 D8 j' p) m: G# h2 E/ \
8 t# G  T6 e2 e" L! ?
圖5：此圖顯示了RL代理在單元布局中修復(fù)DRC違規(guī)的逐步過程。
( c! ?; F6 B6 f, z5 f" S8 @0 |2 J) @
5. 數(shù)據(jù)通路優(yōu)化
強(qiáng)化學(xué)習(xí)也被應(yīng)用于優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)，如前綴加法器。RL代理探索不同的前綴圖結(jié)構(gòu)，以實(shí)現(xiàn)比知名加法器架構(gòu)更好的性能。

; r$ d  U  t/ l1 P  J; D
圖6：此圖說明了使用強(qiáng)化學(xué)習(xí)優(yōu)化前綴加法器結(jié)構(gòu)的過程。

# r4 B. f) h# X' L6. 門尺寸調(diào)整
" l9 l$ K8 U  `! `8 ^8 X8 oTransformer被用于生成最佳門尺寸，以進(jìn)行時(shí)序和功耗優(yōu)化。通過將門路徑建模為序列，AI可以生成優(yōu)化的門尺寸，與傳統(tǒng)優(yōu)化方法相比，實(shí)現(xiàn)了100倍到1000倍的加速。
3 _& E6 o" h$ T

圖7：此圖顯示了Transizer方法在門尺寸優(yōu)化中實(shí)現(xiàn)的功耗/延遲權(quán)衡。
- m  ]9 ?  J7 L9 Q
7. 加速器設(shè)計(jì)
+ n8 a7 c/ }' \3 t( n7 s) h- a% J9 s變分自編碼器（VAE）被用于學(xué)習(xí)硬件加速器設(shè)計(jì)的連續(xù)可重構(gòu)潛在空間。這種方法在探索設(shè)計(jì)空間時(shí)實(shí)現(xiàn)了6.8倍的樣本效率和5%的性能提升。
! b; }8 d* t8 _( W& Q
( F2 m9 ~  I& ~9 v& e( l
. N' T8 M. `1 D/ h: s圖8：此圖展示了在神經(jīng)網(wǎng)絡(luò)加速器設(shè)計(jì)空間優(yōu)化中使用VAE的過程。

1 V$ Y1 V$ \+ B8 _大型語言模型在芯片設(shè)計(jì)中的應(yīng)用
大型語言模型（LLM）在芯片設(shè)計(jì)中越來越重要�？梢酝ㄟ^以下技術(shù)適應(yīng)各種任務(wù)：

參數(shù)訓(xùn)練

檢索增強(qiáng)生成（RAG）

上下文學(xué)習(xí)

基于代理的方法
( u0 u6 F$ q2 b! ~, g3 A
( C7 y! [& V7 W1 SLLM在芯片設(shè)計(jì)中用于多個(gè)目的：

編碼輔助：為特定任務(wù)生成EDA腳本。

專業(yè)知識(shí)輔助：回答關(guān)于設(shè)計(jì)、基礎(chǔ)設(shè)施、工具和流程的問題。

分析輔助：總結(jié)錯(cuò)誤報(bào)告并預(yù)測(cè)任務(wù)分配。
& g2 B, b9 ~3 Q7 c[/ol]


& X, ^8 i& w( U5 D圖9：此圖顯示了LLM在芯片設(shè)計(jì)中的各種應(yīng)用，包括編碼、專業(yè)知識(shí)、分析、優(yōu)化和調(diào)試輔助。

結(jié)論
AI正在通過提高分析速度、優(yōu)化質(zhì)量和設(shè)計(jì)輔助來革新芯片設(shè)計(jì)。隨著該領(lǐng)域的進(jìn)展，可以期待看到：

持續(xù)使用貝葉斯優(yōu)化和強(qiáng)化學(xué)習(xí)，以實(shí)現(xiàn)芯片設(shè)計(jì)中更好的PPA（功耗、性能、面積）。

在優(yōu)化數(shù)據(jù)上訓(xùn)練的生成式AI模型，加速傳統(tǒng)優(yōu)化過程。

LLM模型和代理通過聊天機(jī)器人、協(xié)作工具和任務(wù)自動(dòng)化顯著提高芯片設(shè)計(jì)生產(chǎn)力。

可靠高效的推理基礎(chǔ)設(shè)施的重要性日益增加。
. G* P2 |1 w( ?6 w7 z1 ]3 V[/ol]
為進(jìn)一步推動(dòng)該領(lǐng)域發(fā)展，需要更多數(shù)據(jù)集和基準(zhǔn)，如VerilogEval、FVEval和LLM4HWDesign。隨著AI的不斷發(fā)展，其在芯片設(shè)計(jì)過程中的集成無疑將帶來更高效、更強(qiáng)大和更創(chuàng)新的半導(dǎo)體產(chǎn)品。
  w0 a; Y! a" ^# R3 G
3 c3 N  ]/ S  V7 \7 A- g
參考文獻(xiàn)
3 @2 Y: V2 {" v3 h$ n) ?[1] H. Ren, "Introduction to AI for Chip Design," presented at Hot Chips, Aug. 25, 2024.

8 e' o4 E7 S9 {" y1 y' u5 A) a- END -
+ e! ?' ~' x8 P0 |: l
- p- ~- t, v$ h  Z- s軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)

歡迎轉(zhuǎn)載
7 _& E1 [/ I$ s- c' m
轉(zhuǎn)載請(qǐng)注明出處，請(qǐng)勿修改內(nèi)容和刪除作者信息！
4 Z: a0 C* H2 m: \

1 T- P: ]. @8 ^' C: g


關(guān)注我們

7 W3 X+ X0 l# `2 Y

) t- K1 ~7 y6 u2 m$ S8 u5 h# p

3 }3 t) R4 }  y7 D* m ; {5 Q3 D$ H' _! R# R7 S4 L

                     

4 ]# u4 Y; a! D% X5 O. p




關(guān)于我們：
: L, N# F$ {8 z2 }1 O深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
1 Q: P0 O% D  X/ c* N7 J/ e
http://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）