Hot Chips 2024 | 人工智能在芯片設(shè)計(jì)中的應(yīng)用

逍遙設(shè)計(jì)自動(dòng)化

引言
人工智能（AI）正在深刻改變半導(dǎo)體行業(yè)，特別是在芯片設(shè)計(jì)過程中。本文探討AI如何重塑芯片設(shè)計(jì)的各個(gè)方面，包括分析、優(yōu)化和設(shè)計(jì)輔助，幫助逍遙設(shè)計(jì)自動(dòng)化的讀者了解不同的AI技術(shù)及其在提高設(shè)計(jì)性能和生產(chǎn)力方面的應(yīng)用[1]。
' P8 q0 y! l& ~2 Y
# d* W' H- G* P# W+ s/ i人工智能在芯片設(shè)計(jì)中的應(yīng)用簡介
# q: Y1 m) t  N+ u' wAI正在芯片設(shè)計(jì)行業(yè)掀起波瀾，提升設(shè)計(jì)過程的多個(gè)階段。AI主要影響以下關(guān)鍵領(lǐng)域：

分析：AI實(shí)現(xiàn)更快速、預(yù)測性和跨階段的芯片設(shè)計(jì)分析。

優(yōu)化：AI驅(qū)動(dòng)的優(yōu)化技術(shù)帶來更快速、更可擴(kuò)展和更優(yōu)質(zhì)的結(jié)果。

輔助：AI為芯片設(shè)計(jì)師提供專業(yè)知識、編碼支持和任務(wù)自動(dòng)化。
[/ol]


( X" H; T9 |: |. D5 p$ A5 T! Q( l圖1：此圖展示了AI在芯片設(shè)計(jì)中影響的主要領(lǐng)域：分析、優(yōu)化和輔助。

芯片設(shè)計(jì)中的AI技術(shù)
多種AI技術(shù)被應(yīng)用于芯片設(shè)計(jì)，每種技術(shù)適用于設(shè)計(jì)過程的不同方面：

經(jīng)典機(jī)器學(xué)習(xí)（ML）：適用于小型結(jié)構(gòu)化數(shù)據(jù)，線性回歸、支持向量機(jī)和決策樹等技術(shù)用于初步分析。

深度學(xué)習(xí)：卷積神經(jīng)網(wǎng)絡(luò)（CNN）適合物理設(shè)計(jì)數(shù)據(jù)，而圖神經(jīng)網(wǎng)絡(luò)（GNN）適合線路網(wǎng)表數(shù)據(jù)。

貝葉斯優(yōu)化：此技術(shù)用于構(gòu)建目標(biāo)函數(shù)的概率模型，并選擇最有希望的數(shù)據(jù)點(diǎn)進(jìn)行采樣。

強(qiáng)化學(xué)習(xí)（RL）：RL代理通過與環(huán)境交互并獲得改進(jìn)獎(jiǎng)勵(lì)來學(xué)習(xí)優(yōu)化設(shè)計(jì)。

生成式AI：這些模型，包括變分自編碼器（VAE）和Transformer，用于生成最佳設(shè)計(jì)點(diǎn)和學(xué)習(xí)優(yōu)化表示。

大型語言模型（LLM）：LLM用途廣泛，可應(yīng)用于問答、編碼、提取、重寫、分類、總結(jié)和推理等多種任務(wù)。
[/ol]
2 i+ h, x& h  d; h: ~
" K" ]7 v  E3 F& E+ d# ]
圖2：NVIDIA芯片設(shè)計(jì)中使用的不同AI技術(shù)，包括經(jīng)典ML、深度學(xué)習(xí)和各種優(yōu)化方法。
: E$ ]" T5 x& X3 C1 ^" k
8 ]) G+ u1 B0 [2 O( ?AI在芯片設(shè)計(jì)中的應(yīng)用
. b9 m2 o$ z4 E1 j4 F讓我們探討AI在芯片設(shè)計(jì)中的一些具體應(yīng)用：
1 W. [  b* ^1 j2 s9 E% @4 F9 O1. IR壓降估算
% M1 O8 h  A% B) sIR壓降估算對物理設(shè)計(jì)非常重要，但傳統(tǒng)方法需要數(shù)小時(shí)�；�于AI的方法可以從單元級特征預(yù)測IR壓降，在3秒內(nèi)實(shí)現(xiàn)94%的準(zhǔn)確率，而商業(yè)工具需要3小時(shí)。


圖3：使用AI進(jìn)行IR壓降估算的過程，顯示了功率圖和系數(shù)圖。

( d! u3 u; a9 i: i& v( `6 h2. 寄生參數(shù)預(yù)測
AI用于從原理圖預(yù)測布局寄生參數(shù)。通過將原理圖轉(zhuǎn)換為圖形并使用圖神經(jīng)網(wǎng)絡(luò)（GNN），設(shè)計(jì)師可以高精度估算寄生參數(shù)，將仿真誤差降低到10%以下。
# Q9 b. ]8 i! j" k& z. T8 ~9 E! O

+ D# c( W7 F2 S& _4 S# R% d" F圖4：此圖說明了將線路原理圖轉(zhuǎn)換為異構(gòu)圖以進(jìn)行寄生參數(shù)預(yù)測的過程。

9 D, R  w8 [# |3. 宏單元布局優(yōu)化
& r# O8 w+ I' Y; M5 j宏單元布局對物理設(shè)計(jì)非常關(guān)鍵。多目標(biāo)貝葉斯優(yōu)化被用于改進(jìn)宏單元布局，考慮線長、擁塞度和密度等因素。
/ D3 O! Z3 B2 E6 D9 Z0 E
0 W" n# s$ `( o& T  k, k
圖4：此圖比較了基準(zhǔn)宏單元布局與使用AutoDMP（自動(dòng)化DREAMPlace基礎(chǔ)宏單元布局）優(yōu)化后的布局。

4. 設(shè)計(jì)規(guī)則檢查（DRC）修復(fù)
強(qiáng)化學(xué)習(xí)代理被訓(xùn)練用于自動(dòng)修復(fù)單元布局中的設(shè)計(jì)規(guī)則檢查（DRC）違規(guī)。代理學(xué)習(xí)逐步減少DRC錯(cuò)誤，最終得到干凈的布局。
0 S- W: S3 f9 F9 Y- k  a
( W+ e; T9 p+ Z9 V
圖5：此圖顯示了RL代理在單元布局中修復(fù)DRC違規(guī)的逐步過程。
: N/ |! i; {/ O1 _1 d
" R9 F, m  S3 I' |: f, l0 r4 N5. 數(shù)據(jù)通路優(yōu)化
! x( W1 M) _# m! w3 M9 h3 `- Y強(qiáng)化學(xué)習(xí)也被應(yīng)用于優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)，如前綴加法器。RL代理探索不同的前綴圖結(jié)構(gòu)，以實(shí)現(xiàn)比知名加法器架構(gòu)更好的性能。
9 B8 i! K# T* P6 y+ U( E8 o+ c
- _6 }1 K2 p! W0 q2 ^  w
  W5 t  V6 [! `圖6：此圖說明了使用強(qiáng)化學(xué)習(xí)優(yōu)化前綴加法器結(jié)構(gòu)的過程。
) }, B% U) s' ?/ b2 o
* _- O2 O/ r  y6 {# H, Y( L, P6. 門尺寸調(diào)整
Transformer被用于生成最佳門尺寸，以進(jìn)行時(shí)序和功耗優(yōu)化。通過將門路徑建模為序列，AI可以生成優(yōu)化的門尺寸，與傳統(tǒng)優(yōu)化方法相比，實(shí)現(xiàn)了100倍到1000倍的加速。


6 n! ]" N& U3 q  T5 ~圖7：此圖顯示了Transizer方法在門尺寸優(yōu)化中實(shí)現(xiàn)的功耗/延遲權(quán)衡。

: I( t2 I8 H, O/ }6 I, m( |9 e) c7. 加速器設(shè)計(jì)
) q$ J1 R: P. u, ~$ H% F" P變分自編碼器（VAE）被用于學(xué)習(xí)硬件加速器設(shè)計(jì)的連續(xù)可重構(gòu)潛在空間。這種方法在探索設(shè)計(jì)空間時(shí)實(shí)現(xiàn)了6.8倍的樣本效率和5%的性能提升。
' A% R0 {3 l/ ^7 _
* d+ m8 S* t1 T# J/ S$ c9 p9 J' s
圖8：此圖展示了在神經(jīng)網(wǎng)絡(luò)加速器設(shè)計(jì)空間優(yōu)化中使用VAE的過程。

8 o" X6 ^; R6 ], j  O5 j8 N: Y) E1 F大型語言模型在芯片設(shè)計(jì)中的應(yīng)用
& V9 I( y& {2 j# `  A- |大型語言模型（LLM）在芯片設(shè)計(jì)中越來越重要�？梢酝ㄟ^以下技術(shù)適應(yīng)各種任務(wù)：

參數(shù)訓(xùn)練

檢索增強(qiáng)生成（RAG）

上下文學(xué)習(xí)

基于代理的方法

LLM在芯片設(shè)計(jì)中用于多個(gè)目的：

編碼輔助：為特定任務(wù)生成EDA腳本。

專業(yè)知識輔助：回答關(guān)于設(shè)計(jì)、基礎(chǔ)設(shè)施、工具和流程的問題。

分析輔助：總結(jié)錯(cuò)誤報(bào)告并預(yù)測任務(wù)分配。
) R2 u6 k; g; {" t# ~[/ol]
: k! I$ l2 e8 P4 D; P, }

圖9：此圖顯示了LLM在芯片設(shè)計(jì)中的各種應(yīng)用，包括編碼、專業(yè)知識、分析、優(yōu)化和調(diào)試輔助。
2 u- l8 Q: r* u5 Y
結(jié)論
  V4 {0 B2 z5 `( c/ bAI正在通過提高分析速度、優(yōu)化質(zhì)量和設(shè)計(jì)輔助來革新芯片設(shè)計(jì)。隨著該領(lǐng)域的進(jìn)展，可以期待看到：

持續(xù)使用貝葉斯優(yōu)化和強(qiáng)化學(xué)習(xí)，以實(shí)現(xiàn)芯片設(shè)計(jì)中更好的PPA（功耗、性能、面積）。

在優(yōu)化數(shù)據(jù)上訓(xùn)練的生成式AI模型，加速傳統(tǒng)優(yōu)化過程。

LLM模型和代理通過聊天機(jī)器人、協(xié)作工具和任務(wù)自動(dòng)化顯著提高芯片設(shè)計(jì)生產(chǎn)力。

可靠高效的推理基礎(chǔ)設(shè)施的重要性日益增加。
[/ol]
為進(jìn)一步推動(dòng)該領(lǐng)域發(fā)展，需要更多數(shù)據(jù)集和基準(zhǔn)，如VerilogEval、FVEval和LLM4HWDesign。隨著AI的不斷發(fā)展，其在芯片設(shè)計(jì)過程中的集成無疑將帶來更高效、更強(qiáng)大和更創(chuàng)新的半導(dǎo)體產(chǎn)品。
( e' @0 B4 K# Y0 t  s2 O4 ?

參考文獻(xiàn)
[1] H. Ren, "Introduction to AI for Chip Design," presented at Hot Chips, Aug. 25, 2024.

- END -
8 `! O0 ?" W0 n( |
; x9 b1 _6 @2 I. S7 c: p$ M軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
點(diǎn)擊左下角"閱讀原文"馬上申請

- m4 P. i& ]! _1 Y# \' R. y歡迎轉(zhuǎn)載

* Y- k# b, U" {  y# {" o0 C" _轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
, }0 v# E- N3 o( D1 z# |* `$ v
& ~% w: ~1 \$ s6 W1 [
& s; N3 w) y: G1 d5 n! r) v' {
# Q2 s" M) _8 H0 P7 `7 C- d2 Y
  D' u2 ^  k8 i/ X. q& o0 W0 Z
* x# m, x% u7 `1 O% U關(guān)注我們
( u; K+ g6 Q0 b
; L2 |# I- h+ z9 }, g

m3 p3 ?6 |( L6 N

8 S/ S8 U. m3 M& Z& B0 R 4 l3 |3 S& q5 Z" B4 p

                     
+ v) L9 [0 D0 E2 ], U: N

  M! M/ ]* _" i, J! y
; s8 \- C5 v) M! n* G  K


關(guān)于我們：
8 _2 Y& M5 l7 P! y* B* l, h5 R深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
: |! p$ u" d  }% o, k
http://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）