Hot Chips 2024 | 人工智能在芯片設(shè)計(jì)中的應(yīng)用

逍遙設(shè)計(jì)自動化

引言
, A' Y( p- R- U人工智能（AI）正在深刻改變半導(dǎo)體行業(yè)，特別是在芯片設(shè)計(jì)過程中。本文探討AI如何重塑芯片設(shè)計(jì)的各個(gè)方面，包括分析、優(yōu)化和設(shè)計(jì)輔助，幫助逍遙設(shè)計(jì)自動化的讀者了解不同的AI技術(shù)及其在提高設(shè)計(jì)性能和生產(chǎn)力方面的應(yīng)用[1]。
+ O" m! C. i0 o! n+ q
人工智能在芯片設(shè)計(jì)中的應(yīng)用簡介
AI正在芯片設(shè)計(jì)行業(yè)掀起波瀾，提升設(shè)計(jì)過程的多個(gè)階段。AI主要影響以下關(guān)鍵領(lǐng)域：

分析：AI實(shí)現(xiàn)更快速、預(yù)測性和跨階段的芯片設(shè)計(jì)分析。

優(yōu)化：AI驅(qū)動的優(yōu)化技術(shù)帶來更快速、更可擴(kuò)展和更優(yōu)質(zhì)的結(jié)果。

輔助：AI為芯片設(shè)計(jì)師提供專業(yè)知識、編碼支持和任務(wù)自動化。
. ]9 |" l/ _# k& d+ z[/ol]
9 o! C6 i" d9 `6 G2 o7 a

3 _1 Z& F7 }0 Q8 j, }7 Q7 c圖1：此圖展示了AI在芯片設(shè)計(jì)中影響的主要領(lǐng)域：分析、優(yōu)化和輔助。

4 v9 L; ^$ N' N$ }& Q5 ?芯片設(shè)計(jì)中的AI技術(shù)
" v" @/ Q1 k' O4 u) v7 G/ `多種AI技術(shù)被應(yīng)用于芯片設(shè)計(jì)，每種技術(shù)適用于設(shè)計(jì)過程的不同方面：

經(jīng)典機(jī)器學(xué)習(xí)（ML）：適用于小型結(jié)構(gòu)化數(shù)據(jù)，線性回歸、支持向量機(jī)和決策樹等技術(shù)用于初步分析。

深度學(xué)習(xí)：卷積神經(jīng)網(wǎng)絡(luò)（CNN）適合物理設(shè)計(jì)數(shù)據(jù)，而圖神經(jīng)網(wǎng)絡(luò)（GNN）適合線路網(wǎng)表數(shù)據(jù)。

貝葉斯優(yōu)化：此技術(shù)用于構(gòu)建目標(biāo)函數(shù)的概率模型，并選擇最有希望的數(shù)據(jù)點(diǎn)進(jìn)行采樣。

強(qiáng)化學(xué)習(xí)（RL）：RL代理通過與環(huán)境交互并獲得改進(jìn)獎(jiǎng)勵(lì)來學(xué)習(xí)優(yōu)化設(shè)計(jì)。

生成式AI：這些模型，包括變分自編碼器（VAE）和Transformer，用于生成最佳設(shè)計(jì)點(diǎn)和學(xué)習(xí)優(yōu)化表示。

大型語言模型（LLM）：LLM用途廣泛，可應(yīng)用于問答、編碼、提取、重寫、分類、總結(jié)和推理等多種任務(wù)。
[/ol]


圖2：NVIDIA芯片設(shè)計(jì)中使用的不同AI技術(shù)，包括經(jīng)典ML、深度學(xué)習(xí)和各種優(yōu)化方法。

AI在芯片設(shè)計(jì)中的應(yīng)用
讓我們探討AI在芯片設(shè)計(jì)中的一些具體應(yīng)用：
1. IR壓降估算
IR壓降估算對物理設(shè)計(jì)非常重要，但傳統(tǒng)方法需要數(shù)小時(shí)�；�于AI的方法可以從單元級特征預(yù)測IR壓降，在3秒內(nèi)實(shí)現(xiàn)94%的準(zhǔn)確率，而商業(yè)工具需要3小時(shí)。
  ~+ V( D) i8 z9 s" z. B
4 w. F9 R; l* ~9 L
# f6 i3 j' }. ?9 ?圖3：使用AI進(jìn)行IR壓降估算的過程，顯示了功率圖和系數(shù)圖。
9 }2 d# C# w2 p, B# T5 `
! y5 @: t7 y8 ^, I$ i2. 寄生參數(shù)預(yù)測
" }7 f- `+ e* o7 M8 F: S  d% YAI用于從原理圖預(yù)測布局寄生參數(shù)。通過將原理圖轉(zhuǎn)換為圖形并使用圖神經(jīng)網(wǎng)絡(luò)（GNN），設(shè)計(jì)師可以高精度估算寄生參數(shù)，將仿真誤差降低到10%以下。

- ?4 _% }( v( Q+ n' z9 t7 c
4 a7 R+ H9 D7 ]+ x. q  e圖4：此圖說明了將線路原理圖轉(zhuǎn)換為異構(gòu)圖以進(jìn)行寄生參數(shù)預(yù)測的過程。

( n+ R) Q: X! k& u" J) [8 S5 u6 d4 O3. 宏單元布局優(yōu)化
宏單元布局對物理設(shè)計(jì)非常關(guān)鍵。多目標(biāo)貝葉斯優(yōu)化被用于改進(jìn)宏單元布局，考慮線長、擁塞度和密度等因素。
! _' J1 E/ t* b, L1 s" o. k

( J" N- R, C  |# x( G# k7 ~圖4：此圖比較了基準(zhǔn)宏單元布局與使用AutoDMP（自動化DREAMPlace基礎(chǔ)宏單元布局）優(yōu)化后的布局。
/ ~% ?3 F8 V; U) R
4. 設(shè)計(jì)規(guī)則檢查（DRC）修復(fù)
. f/ C# v( ]& ~8 U強(qiáng)化學(xué)習(xí)代理被訓(xùn)練用于自動修復(fù)單元布局中的設(shè)計(jì)規(guī)則檢查（DRC）違規(guī)。代理學(xué)習(xí)逐步減少DRC錯(cuò)誤，最終得到干凈的布局。


圖5：此圖顯示了RL代理在單元布局中修復(fù)DRC違規(guī)的逐步過程。

4 X% x, j. h3 I$ C  d% g5. 數(shù)據(jù)通路優(yōu)化
; s. o) W! D" N. c6 ~! V/ H強(qiáng)化學(xué)習(xí)也被應(yīng)用于優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)，如前綴加法器。RL代理探索不同的前綴圖結(jié)構(gòu)，以實(shí)現(xiàn)比知名加法器架構(gòu)更好的性能。
0 Z% e/ h$ x' K( E) c
2 ^) Y/ S" v2 R/ A; s% {' y
+ d4 K: J& C, w' s7 u圖6：此圖說明了使用強(qiáng)化學(xué)習(xí)優(yōu)化前綴加法器結(jié)構(gòu)的過程。
$ Y* q6 x9 x# O/ a! r, W
6. 門尺寸調(diào)整
Transformer被用于生成最佳門尺寸，以進(jìn)行時(shí)序和功耗優(yōu)化。通過將門路徑建模為序列，AI可以生成優(yōu)化的門尺寸，與傳統(tǒng)優(yōu)化方法相比，實(shí)現(xiàn)了100倍到1000倍的加速。
8 z, ]+ n( ~+ x$ q% \
6 a$ i- X4 O" B, g, O
+ z! m$ F! O* {% M0 p9 U( t: {, p6 P圖7：此圖顯示了Transizer方法在門尺寸優(yōu)化中實(shí)現(xiàn)的功耗/延遲權(quán)衡。

7. 加速器設(shè)計(jì)
5 Z. K& p, h( `4 i變分自編碼器（VAE）被用于學(xué)習(xí)硬件加速器設(shè)計(jì)的連續(xù)可重構(gòu)潛在空間。這種方法在探索設(shè)計(jì)空間時(shí)實(shí)現(xiàn)了6.8倍的樣本效率和5%的性能提升。


圖8：此圖展示了在神經(jīng)網(wǎng)絡(luò)加速器設(shè)計(jì)空間優(yōu)化中使用VAE的過程。

大型語言模型在芯片設(shè)計(jì)中的應(yīng)用
  z0 B& _) ^3 o9 V4 I大型語言模型（LLM）在芯片設(shè)計(jì)中越來越重要。可以通過以下技術(shù)適應(yīng)各種任務(wù)：
3 M9 p$ j) l+ Q0 J) z0 _

參數(shù)訓(xùn)練

檢索增強(qiáng)生成（RAG）

上下文學(xué)習(xí)

基于代理的方法

$ v1 {$ E; A; I: t3 ~" vLLM在芯片設(shè)計(jì)中用于多個(gè)目的：

編碼輔助：為特定任務(wù)生成EDA腳本。

專業(yè)知識輔助：回答關(guān)于設(shè)計(jì)、基礎(chǔ)設(shè)施、工具和流程的問題。

分析輔助：總結(jié)錯(cuò)誤報(bào)告并預(yù)測任務(wù)分配。
1 B5 K9 L1 ]& Q( j+ i/ i[/ol]
/ A* p/ {! D% T9 J& C- f+ f# s

圖9：此圖顯示了LLM在芯片設(shè)計(jì)中的各種應(yīng)用，包括編碼、專業(yè)知識、分析、優(yōu)化和調(diào)試輔助。
5 V) g9 ~- t3 y; x8 J% f4 c7 c
+ K. l) f% c5 K% w' m9 d結(jié)論
AI正在通過提高分析速度、優(yōu)化質(zhì)量和設(shè)計(jì)輔助來革新芯片設(shè)計(jì)。隨著該領(lǐng)域的進(jìn)展，可以期待看到：

持續(xù)使用貝葉斯優(yōu)化和強(qiáng)化學(xué)習(xí)，以實(shí)現(xiàn)芯片設(shè)計(jì)中更好的PPA（功耗、性能、面積）。

在優(yōu)化數(shù)據(jù)上訓(xùn)練的生成式AI模型，加速傳統(tǒng)優(yōu)化過程。

LLM模型和代理通過聊天機(jī)器人、協(xié)作工具和任務(wù)自動化顯著提高芯片設(shè)計(jì)生產(chǎn)力。

可靠高效的推理基礎(chǔ)設(shè)施的重要性日益增加。
) b" c6 S* h. T[/ol]
! t! L7 K: J6 `. _3 J為進(jìn)一步推動該領(lǐng)域發(fā)展，需要更多數(shù)據(jù)集和基準(zhǔn)，如VerilogEval、FVEval和LLM4HWDesign。隨著AI的不斷發(fā)展，其在芯片設(shè)計(jì)過程中的集成無疑將帶來更高效、更強(qiáng)大和更創(chuàng)新的半導(dǎo)體產(chǎn)品。
0 T: N  Q- Q( k1 O. a5 f4 H
) `1 Z& }1 r8 k( L, s  Y; W
9 ]5 m# W1 o% o/ n5 L參考文獻(xiàn)
[1] H. Ren, "Introduction to AI for Chip Design," presented at Hot Chips, Aug. 25, 2024.

- END -

7 E" C3 [9 a, I* v6 `3 h8 F軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
* C) p5 d$ y& c( w/ P' w' r/ m+ m! _* I點(diǎn)擊左下角"閱讀原文"馬上申請

- q" r. w& Z% Z3 s歡迎轉(zhuǎn)載

- w, L, f/ Y$ S* s( L轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！





# ?* W5 P8 T" c* w' t: |: r關(guān)注我們

  |& H2 g* x3 A9 N2 l8 f* c" m6 j. V

! d  m2 Y6 N- I5 l2 d

0 h, j) v) o3 k0 Z/ v; D9 M

                     

$ v8 `  h: c+ ^

( C) `7 J/ G+ b  c+ N  X  ^
( M4 {; d7 u4 x. [  W1 x

關(guān)于我們：
! z- j7 _6 v3 Q7 U2 _. y深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
! I9 u$ z9 X3 y+ x
  K0 G* f+ X; v! [http://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）