|
引言
6 i4 y+ x' O' E0 P5 f2 v人工智能(AI)正在深刻改變半導(dǎo)體行業(yè),特別是在芯片設(shè)計過程中。本文探討AI如何重塑芯片設(shè)計的各個方面,包括分析、優(yōu)化和設(shè)計輔助,幫助逍遙設(shè)計自動化的讀者了解不同的AI技術(shù)及其在提高設(shè)計性能和生產(chǎn)力方面的應(yīng)用[1]。
2 f6 S3 k1 ?& r' i' r! T s: H; I7 V
3 z: N0 t7 @9 C! ~& q人工智能在芯片設(shè)計中的應(yīng)用簡介
2 r; Z6 _9 k6 \AI正在芯片設(shè)計行業(yè)掀起波瀾,提升設(shè)計過程的多個階段。AI主要影響以下關(guān)鍵領(lǐng)域:分析:AI實現(xiàn)更快速、預(yù)測性和跨階段的芯片設(shè)計分析。優(yōu)化:AI驅(qū)動的優(yōu)化技術(shù)帶來更快速、更可擴展和更優(yōu)質(zhì)的結(jié)果。輔助:AI為芯片設(shè)計師提供專業(yè)知識、編碼支持和任務(wù)自動化。3 U" M! [0 ^$ a2 ]
[/ol]: P8 _9 N) c, [' q6 s- _
# ^: x" E+ X, Y5 s4 L, I/ ]
jpbslta3zsx64034872153.png (64.1 KB, 下載次數(shù): 1)
下載附件
保存到相冊
jpbslta3zsx64034872153.png
2024-9-24 01:02 上傳
y2 t7 H$ l4 ~! k7 O7 v! Y圖1:此圖展示了AI在芯片設(shè)計中影響的主要領(lǐng)域:分析、優(yōu)化和輔助。5 V$ |1 S% k0 A
/ u- B1 T' \. S" O' T- z芯片設(shè)計中的AI技術(shù)
7 j5 H0 Z' X, a3 y多種AI技術(shù)被應(yīng)用于芯片設(shè)計,每種技術(shù)適用于設(shè)計過程的不同方面:經(jīng)典機器學(xué)習(ML):適用于小型結(jié)構(gòu)化數(shù)據(jù),線性回歸、支持向量機和決策樹等技術(shù)用于初步分析。深度學(xué)習:卷積神經(jīng)網(wǎng)絡(luò)(CNN)適合物理設(shè)計數(shù)據(jù),而圖神經(jīng)網(wǎng)絡(luò)(GNN)適合線路網(wǎng)表數(shù)據(jù)。貝葉斯優(yōu)化:此技術(shù)用于構(gòu)建目標函數(shù)的概率模型,并選擇最有希望的數(shù)據(jù)點進行采樣。強化學(xué)習(RL):RL代理通過與環(huán)境交互并獲得改進獎勵來學(xué)習優(yōu)化設(shè)計。生成式AI:這些模型,包括變分自編碼器(VAE)和Transformer,用于生成最佳設(shè)計點和學(xué)習優(yōu)化表示。大型語言模型(LLM):LLM用途廣泛,可應(yīng)用于問答、編碼、提取、重寫、分類、總結(jié)和推理等多種任務(wù)。
# Z% T2 }' L8 g[/ol]
) M( {% I U2 ~: [
' E# ^: k! W" ~$ y) f
4sr5e0bj4ie64034872253.png (149.91 KB, 下載次數(shù): 1)
下載附件
保存到相冊
4sr5e0bj4ie64034872253.png
2024-9-24 01:02 上傳
) R4 N/ b- U) T' _4 ]! a
圖2:NVIDIA芯片設(shè)計中使用的不同AI技術(shù),包括經(jīng)典ML、深度學(xué)習和各種優(yōu)化方法。! e* t3 w- |1 [4 ]( w( Y, Q
# |9 S$ S' j8 C9 s2 \( Z
AI在芯片設(shè)計中的應(yīng)用/ T4 M* |( x% d+ h' Z, e6 n( s" T
讓我們探討AI在芯片設(shè)計中的一些具體應(yīng)用:
e$ G- I2 A ~$ f% ?; \6 @+ W1. IR壓降估算9 N2 ^8 [! ?! M. E
IR壓降估算對物理設(shè)計非常重要,但傳統(tǒng)方法需要數(shù)小時;贏I的方法可以從單元級特征預(yù)測IR壓降,在3秒內(nèi)實現(xiàn)94%的準確率,而商業(yè)工具需要3小時。
% Y( C- a, I8 \3 \6 k+ j' D, [
% l/ P- v5 Y; O/ o
e5v2xs41gb564034872353.png (257.93 KB, 下載次數(shù): 0)
下載附件
保存到相冊
e5v2xs41gb564034872353.png
2024-9-24 01:02 上傳
: j7 s0 w6 @4 Z. K6 l
圖3:使用AI進行IR壓降估算的過程,顯示了功率圖和系數(shù)圖。
9 N; a) P7 `- `8 Q0 \) H N5 }7 a
2. 寄生參數(shù)預(yù)測1 y2 U3 N3 [' T: T
AI用于從原理圖預(yù)測布局寄生參數(shù)。通過將原理圖轉(zhuǎn)換為圖形并使用圖神經(jīng)網(wǎng)絡(luò)(GNN),設(shè)計師可以高精度估算寄生參數(shù),將仿真誤差降低到10%以下。
. b8 q9 u) X+ ^9 P: n$ t; S* {) R
9 z0 T$ E* ~) M
0epcpw5unck64034872453.png (201.07 KB, 下載次數(shù): 0)
下載附件
保存到相冊
0epcpw5unck64034872453.png
2024-9-24 01:02 上傳
, I4 R0 k. [0 x! V2 y+ `9 Y+ \圖4:此圖說明了將線路原理圖轉(zhuǎn)換為異構(gòu)圖以進行寄生參數(shù)預(yù)測的過程。/ n7 h2 e5 [8 l6 f( k/ E
0 J& O; f5 U' `7 s% J& a3. 宏單元布局優(yōu)化
( P/ Q2 u7 q/ r+ j8 `+ G, p宏單元布局對物理設(shè)計非常關(guān)鍵。多目標貝葉斯優(yōu)化被用于改進宏單元布局,考慮線長、擁塞度和密度等因素。
; F9 I* a9 ^: Z* ~
5 H' Y4 h" W9 h' E
wxxijhgirk264034872553.png (304.97 KB, 下載次數(shù): 1)
下載附件
保存到相冊
wxxijhgirk264034872553.png
2024-9-24 01:02 上傳
* P4 q- J+ q0 B- ?* a: k: Z4 @圖4:此圖比較了基準宏單元布局與使用AutoDMP(自動化DREAMPlace基礎(chǔ)宏單元布局)優(yōu)化后的布局。2 y( Z( P) I l
, q/ M" O" l: q5 ~, \" o4. 設(shè)計規(guī)則檢查(DRC)修復(fù)
- ?2 Z' E8 I7 u- h7 x強化學(xué)習代理被訓(xùn)練用于自動修復(fù)單元布局中的設(shè)計規(guī)則檢查(DRC)違規(guī)。代理學(xué)習逐步減少DRC錯誤,最終得到干凈的布局。
8 a. J# z4 K$ O. c' K% o: P2 a- B$ T4 c" l
tqdqsxz1xyy64034872653.png (213.36 KB, 下載次數(shù): 1)
下載附件
保存到相冊
tqdqsxz1xyy64034872653.png
2024-9-24 01:02 上傳
" S2 L+ t8 h8 r6 s; V
圖5:此圖顯示了RL代理在單元布局中修復(fù)DRC違規(guī)的逐步過程。
+ F U' Y4 C8 }5 G0 I" V ~1 g& v
1 Z9 F( o6 O. V3 j5. 數(shù)據(jù)通路優(yōu)化1 f; C( w1 g5 E% B7 a1 q; S
強化學(xué)習也被應(yīng)用于優(yōu)化數(shù)據(jù)通路結(jié)構(gòu),如前綴加法器。RL代理探索不同的前綴圖結(jié)構(gòu),以實現(xiàn)比知名加法器架構(gòu)更好的性能。/ p5 I: J) N( v9 u' y: }7 h- d
5 w3 o! `' a1 Y
53a1qbcnlby64034872753.png (185.31 KB, 下載次數(shù): 1)
下載附件
保存到相冊
53a1qbcnlby64034872753.png
2024-9-24 01:02 上傳
1 J$ `* _0 l: ^% C( D1 K" K圖6:此圖說明了使用強化學(xué)習優(yōu)化前綴加法器結(jié)構(gòu)的過程。
5 g% Z2 I1 \, e
: \/ A$ w! t! S' M2 j' o; G8 d* k% w6. 門尺寸調(diào)整
4 y# K4 R) ^* [4 A3 k; X( N N1 kTransformer被用于生成最佳門尺寸,以進行時序和功耗優(yōu)化。通過將門路徑建模為序列,AI可以生成優(yōu)化的門尺寸,與傳統(tǒng)優(yōu)化方法相比,實現(xiàn)了100倍到1000倍的加速。
! F7 ~+ y* U& e" S" \. d
. L* x: u/ Y0 Y: d) u4 W' b( f
05xiyqrwryc64034872853.png (176.77 KB, 下載次數(shù): 0)
下載附件
保存到相冊
05xiyqrwryc64034872853.png
2024-9-24 01:02 上傳
0 E" P9 d4 p) `9 p( [- _' f* ]圖7:此圖顯示了Transizer方法在門尺寸優(yōu)化中實現(xiàn)的功耗/延遲權(quán)衡。1 _" F$ T* o9 k, j
; }1 O; F9 q6 w) T1 o' {7. 加速器設(shè)計
5 c! z" u2 A" m {3 }* S變分自編碼器(VAE)被用于學(xué)習硬件加速器設(shè)計的連續(xù)可重構(gòu)潛在空間。這種方法在探索設(shè)計空間時實現(xiàn)了6.8倍的樣本效率和5%的性能提升。
- G# P2 ~( _3 ]% }* O/ R) c; e8 ]9 }
v3l4vfpurbu64034872954.png (253.75 KB, 下載次數(shù): 0)
下載附件
保存到相冊
v3l4vfpurbu64034872954.png
2024-9-24 01:02 上傳
3 Y" G! E) O7 E: Y4 [+ Y b/ @圖8:此圖展示了在神經(jīng)網(wǎng)絡(luò)加速器設(shè)計空間優(yōu)化中使用VAE的過程。% r! B8 h7 A u- K
4 [, }5 H* _. q, Y# E大型語言模型在芯片設(shè)計中的應(yīng)用! W$ E1 X$ \7 `0 Z: @& ^/ B
大型語言模型(LLM)在芯片設(shè)計中越來越重要。可以通過以下技術(shù)適應(yīng)各種任務(wù):
) j( B _; J( K3 L參數(shù)訓(xùn)練檢索增強生成(RAG)上下文學(xué)習基于代理的方法
8 a5 h" u }; r
$ |$ l* D; I, Y$ cLLM在芯片設(shè)計中用于多個目的:編碼輔助:為特定任務(wù)生成EDA腳本。專業(yè)知識輔助:回答關(guān)于設(shè)計、基礎(chǔ)設(shè)施、工具和流程的問題。分析輔助:總結(jié)錯誤報告并預(yù)測任務(wù)分配。* O; O b- U. g1 ?4 }5 w$ k* Y
[/ol]9 {. z! m l; [% M: r) B
7 L$ g; h" g! n; M0 T* a
b0tegjlfsce64034873054.png (55.93 KB, 下載次數(shù): 1)
下載附件
保存到相冊
b0tegjlfsce64034873054.png
2024-9-24 01:02 上傳
6 j' q2 I7 h v圖9:此圖顯示了LLM在芯片設(shè)計中的各種應(yīng)用,包括編碼、專業(yè)知識、分析、優(yōu)化和調(diào)試輔助。# C' G- X" o# Q$ j0 c! E; O
- f, e: N4 e4 K/ d8 o, X
結(jié)論+ R8 A0 J2 |% M' q. i% b
AI正在通過提高分析速度、優(yōu)化質(zhì)量和設(shè)計輔助來革新芯片設(shè)計。隨著該領(lǐng)域的進展,可以期待看到:持續(xù)使用貝葉斯優(yōu)化和強化學(xué)習,以實現(xiàn)芯片設(shè)計中更好的PPA(功耗、性能、面積)。在優(yōu)化數(shù)據(jù)上訓(xùn)練的生成式AI模型,加速傳統(tǒng)優(yōu)化過程。LLM模型和代理通過聊天機器人、協(xié)作工具和任務(wù)自動化顯著提高芯片設(shè)計生產(chǎn)力。可靠高效的推理基礎(chǔ)設(shè)施的重要性日益增加。) \( v1 k% Z4 x; W! j) A& H
[/ol]" U8 i/ n6 x; N* s5 O
為進一步推動該領(lǐng)域發(fā)展,需要更多數(shù)據(jù)集和基準,如VerilogEval、FVEval和LLM4HWDesign。隨著AI的不斷發(fā)展,其在芯片設(shè)計過程中的集成無疑將帶來更高效、更強大和更創(chuàng)新的半導(dǎo)體產(chǎn)品。
, r2 Z- W1 J& U6 ~2 r7 X" z
5 ]4 U1 K7 O; y& e& v6 G2 N. n! |
9 k+ P4 U3 H& ^6 v, c參考文獻4 S# v) `. W) j+ r. H' Z" `
[1] H. Ren, "Introduction to AI for Chip Design," presented at Hot Chips, Aug. 25, 2024.2 ]2 S% w- S! p% ]3 {% i* i
$ |, W8 V J4 r" T* y- END -4 s' I, I) ]) C$ W& u$ |( T8 m
% M5 d% z P I7 ?軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。
i+ e' f4 V( q& t點擊左下角"閱讀原文"馬上申請$ O% Z# ?$ }9 H$ ~- ~% Z1 p
1 G0 Y" F) d& X: ~& e
歡迎轉(zhuǎn)載
) @6 @: v% C5 X4 L9 D, _3 z
: n& D# E; W5 @3 k2 m轉(zhuǎn)載請注明出處,請勿修改內(nèi)容和刪除作者信息!
5 \) I2 u% U7 q# ^
2 g: w. h1 X! n) ~
& f4 I4 }9 [2 ^9 R' T/ c1 P& E
/ T' r5 @$ F' z2 v8 i3 ?
5rxl2khdicd64034873154.gif (16.04 KB, 下載次數(shù): 1)
下載附件
保存到相冊
5rxl2khdicd64034873154.gif
2024-9-24 01:02 上傳
5 H0 o$ i, G( {: L' Q! h0 ]! t' t
( d4 ^& f1 I+ l) t, W關(guān)注我們1 P& ?: I& G6 M) }" a
, p) r5 b `9 `3 k7 U. D# p: S
0 I2 {# H" m X6 }: w% ]! \' ^( h$ y
m0i2cg3mfix64034873254.png (31.33 KB, 下載次數(shù): 1)
下載附件
保存到相冊
m0i2cg3mfix64034873254.png
2024-9-24 01:02 上傳
# R/ o; G" u3 d# F$ [% X8 ]
| 6 q; X9 a* D" i _0 @& \* G% z5 A
jooj2ky3dhf64034873354.png (82.79 KB, 下載次數(shù): 1)
下載附件
保存到相冊
jooj2ky3dhf64034873354.png
2024-9-24 01:02 上傳
# Z2 @; i* S# B' Q. J |
9 t4 z" q f1 d3 d
51mfmehxn4j64034873454.png (21.52 KB, 下載次數(shù): 0)
下載附件
保存到相冊
51mfmehxn4j64034873454.png
2024-9-24 01:02 上傳
/ n. ?6 k' Z7 ^% l! _+ T7 @, b c
|
5 r3 N( v: @* U2 a: ~+ e, A) o: M* p. P V' E6 J7 z: ^3 g
3 |/ R# i4 q$ C; f' \
B; M+ Z; A' M& x
9 ]* a n9 D, k. s J4 `+ L
4 D6 t1 X8 P; g3 r# x4 @$ W0 L: f" s C7 c2 E2 s+ _
關(guān)于我們:
7 W+ h, i; O4 q- i2 E深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計自動化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件,提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。4 o* _2 q7 @: A( t* m- |6 K
6 r" s$ M5 `9 ~) J1 M0 m5 z9 j2 T
http://www.latitudeda.com/4 E+ I4 `* Q6 f7 P t& q4 k0 }
(點擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容) |
|