|
引言
. t( t' V: @+ k9 s" b7 G6 O人工智能(AI)正在深刻改變半導(dǎo)體行業(yè),特別是在芯片設(shè)計(jì)過(guò)程中。本文探討AI如何重塑芯片設(shè)計(jì)的各個(gè)方面,包括分析、優(yōu)化和設(shè)計(jì)輔助,幫助逍遙設(shè)計(jì)自動(dòng)化的讀者了解不同的AI技術(shù)及其在提高設(shè)計(jì)性能和生產(chǎn)力方面的應(yīng)用[1]。) J' Y* z# n( ?4 u( Q) c4 O7 `# g- D) z
8 \3 [/ J# [5 R+ w8 f3 a人工智能在芯片設(shè)計(jì)中的應(yīng)用簡(jiǎn)介
7 v8 A4 U, F/ D0 y# uAI正在芯片設(shè)計(jì)行業(yè)掀起波瀾,提升設(shè)計(jì)過(guò)程的多個(gè)階段。AI主要影響以下關(guān)鍵領(lǐng)域:分析:AI實(shí)現(xiàn)更快速、預(yù)測(cè)性和跨階段的芯片設(shè)計(jì)分析。優(yōu)化:AI驅(qū)動(dòng)的優(yōu)化技術(shù)帶來(lái)更快速、更可擴(kuò)展和更優(yōu)質(zhì)的結(jié)果。輔助:AI為芯片設(shè)計(jì)師提供專業(yè)知識(shí)、編碼支持和任務(wù)自動(dòng)化。7 e. X& {6 X, d# @9 T* P1 x) F1 m
[/ol]9 S( E f$ e z4 g3 R- p
1 U; ]- y E& t- b1 F6 y G# b
jpbslta3zsx64034872153.png (64.1 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
jpbslta3zsx64034872153.png
2024-9-24 01:02 上傳
$ C# W E" s4 j# E8 C& e
圖1:此圖展示了AI在芯片設(shè)計(jì)中影響的主要領(lǐng)域:分析、優(yōu)化和輔助。
1 m3 D9 q; l" G) }
$ J0 w; ^0 a* C1 i芯片設(shè)計(jì)中的AI技術(shù)- Q& R, Y1 |! {, c
多種AI技術(shù)被應(yīng)用于芯片設(shè)計(jì),每種技術(shù)適用于設(shè)計(jì)過(guò)程的不同方面:經(jīng)典機(jī)器學(xué)習(xí)(ML):適用于小型結(jié)構(gòu)化數(shù)據(jù),線性回歸、支持向量機(jī)和決策樹等技術(shù)用于初步分析。深度學(xué)習(xí):卷積神經(jīng)網(wǎng)絡(luò)(CNN)適合物理設(shè)計(jì)數(shù)據(jù),而圖神經(jīng)網(wǎng)絡(luò)(GNN)適合線路網(wǎng)表數(shù)據(jù)。貝葉斯優(yōu)化:此技術(shù)用于構(gòu)建目標(biāo)函數(shù)的概率模型,并選擇最有希望的數(shù)據(jù)點(diǎn)進(jìn)行采樣。強(qiáng)化學(xué)習(xí)(RL):RL代理通過(guò)與環(huán)境交互并獲得改進(jìn)獎(jiǎng)勵(lì)來(lái)學(xué)習(xí)優(yōu)化設(shè)計(jì)。生成式AI:這些模型,包括變分自編碼器(VAE)和Transformer,用于生成最佳設(shè)計(jì)點(diǎn)和學(xué)習(xí)優(yōu)化表示。大型語(yǔ)言模型(LLM):LLM用途廣泛,可應(yīng)用于問(wèn)答、編碼、提取、重寫、分類、總結(jié)和推理等多種任務(wù)。" }; D; _) T5 ]2 q0 N z
[/ol]. D4 E4 u& B. v) e8 G6 T7 O0 n
7 ]& | O* K& i5 q: o
4sr5e0bj4ie64034872253.png (149.91 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
4sr5e0bj4ie64034872253.png
2024-9-24 01:02 上傳
" r% e6 O" z) }7 q; r8 c: ^7 h/ v1 F
圖2:NVIDIA芯片設(shè)計(jì)中使用的不同AI技術(shù),包括經(jīng)典ML、深度學(xué)習(xí)和各種優(yōu)化方法。
7 K! c9 Z" |/ ^
; ]! U' ]6 V* b2 d, y3 _ wAI在芯片設(shè)計(jì)中的應(yīng)用
* {' ~, M, a" _4 r* R( `% \! Y讓我們探討AI在芯片設(shè)計(jì)中的一些具體應(yīng)用:( y* ~( u% K* `& d
1. IR壓降估算
( t' p9 I- r/ F6 W6 k, k2 ^9 D! RIR壓降估算對(duì)物理設(shè)計(jì)非常重要,但傳統(tǒng)方法需要數(shù)小時(shí);贏I的方法可以從單元級(jí)特征預(yù)測(cè)IR壓降,在3秒內(nèi)實(shí)現(xiàn)94%的準(zhǔn)確率,而商業(yè)工具需要3小時(shí)。
& ]1 J1 d B8 h. |: L2 _/ d; g, L9 V( T! w; h8 M
e5v2xs41gb564034872353.png (257.93 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
e5v2xs41gb564034872353.png
2024-9-24 01:02 上傳
1 R9 A e/ B8 T% U( x圖3:使用AI進(jìn)行IR壓降估算的過(guò)程,顯示了功率圖和系數(shù)圖。' z ]) s& L0 B [% p: d& ^
9 x# F4 h, ?$ b
2. 寄生參數(shù)預(yù)測(cè)
) F( D3 E; `: x% e# q, nAI用于從原理圖預(yù)測(cè)布局寄生參數(shù)。通過(guò)將原理圖轉(zhuǎn)換為圖形并使用圖神經(jīng)網(wǎng)絡(luò)(GNN),設(shè)計(jì)師可以高精度估算寄生參數(shù),將仿真誤差降低到10%以下。
3 H3 l: |. a4 C8 d8 ~8 \$ r e7 W5 U! n
0epcpw5unck64034872453.png (201.07 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
0epcpw5unck64034872453.png
2024-9-24 01:02 上傳
9 y7 ~% n- x- J* b0 Q$ Q$ r圖4:此圖說(shuō)明了將線路原理圖轉(zhuǎn)換為異構(gòu)圖以進(jìn)行寄生參數(shù)預(yù)測(cè)的過(guò)程。9 I/ I% W/ L! ~; F6 y. b$ r; q% f0 ?
3 C$ H* k+ `5 C6 A# H1 w2 A* V
3. 宏單元布局優(yōu)化
$ T3 q& w |/ `2 V, ^7 h( T宏單元布局對(duì)物理設(shè)計(jì)非常關(guān)鍵。多目標(biāo)貝葉斯優(yōu)化被用于改進(jìn)宏單元布局,考慮線長(zhǎng)、擁塞度和密度等因素。# Y6 M: P( B* `
& n# b' o- k+ k& n, m
wxxijhgirk264034872553.png (304.97 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
wxxijhgirk264034872553.png
2024-9-24 01:02 上傳
$ J/ U$ _; M. N# R圖4:此圖比較了基準(zhǔn)宏單元布局與使用AutoDMP(自動(dòng)化DREAMPlace基礎(chǔ)宏單元布局)優(yōu)化后的布局。
" Q. Z g. ?) _6 f
- B$ D; |( a l- T* V( T+ e" V4. 設(shè)計(jì)規(guī)則檢查(DRC)修復(fù); M/ V, {- s5 C) H0 T4 x2 g
強(qiáng)化學(xué)習(xí)代理被訓(xùn)練用于自動(dòng)修復(fù)單元布局中的設(shè)計(jì)規(guī)則檢查(DRC)違規(guī)。代理學(xué)習(xí)逐步減少DRC錯(cuò)誤,最終得到干凈的布局。0 e0 I- F- F! f. p
8 a0 X! \ s t6 `/ R4 A/ J, u Y: g
tqdqsxz1xyy64034872653.png (213.36 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
tqdqsxz1xyy64034872653.png
2024-9-24 01:02 上傳
# [6 ]8 e2 L8 u) k
圖5:此圖顯示了RL代理在單元布局中修復(fù)DRC違規(guī)的逐步過(guò)程。
+ l8 U0 Z) ]# X- x! y/ A
$ @6 n% h+ n. [+ H5. 數(shù)據(jù)通路優(yōu)化
8 x* s3 X; Q1 ?9 u' l% ^. J( W- I7 b強(qiáng)化學(xué)習(xí)也被應(yīng)用于優(yōu)化數(shù)據(jù)通路結(jié)構(gòu),如前綴加法器。RL代理探索不同的前綴圖結(jié)構(gòu),以實(shí)現(xiàn)比知名加法器架構(gòu)更好的性能。: D8 P* O7 I9 J/ c, ]( o
; O- ~; N! D& d: G7 z0 j7 V. P
53a1qbcnlby64034872753.png (185.31 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
53a1qbcnlby64034872753.png
2024-9-24 01:02 上傳
$ g2 ^7 T5 O7 E, @5 g8 d: C1 M$ F圖6:此圖說(shuō)明了使用強(qiáng)化學(xué)習(xí)優(yōu)化前綴加法器結(jié)構(gòu)的過(guò)程。& u/ O7 w" ^& Q& R
# f( c0 w; I5 t7 ~7 Q% L6. 門尺寸調(diào)整8 D0 j1 s9 c4 t& W( j( ^. y, c% T# r
Transformer被用于生成最佳門尺寸,以進(jìn)行時(shí)序和功耗優(yōu)化。通過(guò)將門路徑建模為序列,AI可以生成優(yōu)化的門尺寸,與傳統(tǒng)優(yōu)化方法相比,實(shí)現(xiàn)了100倍到1000倍的加速。1 }8 I4 \ p9 ~/ O4 C8 I
8 B1 x" {9 N1 M+ C5 j* y
05xiyqrwryc64034872853.png (176.77 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
05xiyqrwryc64034872853.png
2024-9-24 01:02 上傳
4 Z2 D2 R7 b" q4 G/ Y* p圖7:此圖顯示了Transizer方法在門尺寸優(yōu)化中實(shí)現(xiàn)的功耗/延遲權(quán)衡。
/ V: |8 N' U$ i9 A: T5 x: j) d1 E
6 r% D' J: g, O4 y7. 加速器設(shè)計(jì) n1 k/ K4 F( a
變分自編碼器(VAE)被用于學(xué)習(xí)硬件加速器設(shè)計(jì)的連續(xù)可重構(gòu)潛在空間。這種方法在探索設(shè)計(jì)空間時(shí)實(shí)現(xiàn)了6.8倍的樣本效率和5%的性能提升。
9 J( |6 ~4 h) `$ i: _% g
! ~& t% w; v- V7 R& ]; {. w; g
v3l4vfpurbu64034872954.png (253.75 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
v3l4vfpurbu64034872954.png
2024-9-24 01:02 上傳
* S4 h4 v- F9 V, S: G& L. x8 I
圖8:此圖展示了在神經(jīng)網(wǎng)絡(luò)加速器設(shè)計(jì)空間優(yōu)化中使用VAE的過(guò)程。) O* W7 b0 O: X
9 O- C" u; T6 c- B
大型語(yǔ)言模型在芯片設(shè)計(jì)中的應(yīng)用% W; W) \7 t5 |6 h8 F2 h$ u
大型語(yǔ)言模型(LLM)在芯片設(shè)計(jì)中越來(lái)越重要?梢酝ㄟ^(guò)以下技術(shù)適應(yīng)各種任務(wù):
5 P- K, ]# L, K* m1 T參數(shù)訓(xùn)練檢索增強(qiáng)生成(RAG)上下文學(xué)習(xí)基于代理的方法5 }- v4 S# i! W# b; r9 C
5 \0 i ?! B$ H3 `/ D) ]3 JLLM在芯片設(shè)計(jì)中用于多個(gè)目的:編碼輔助:為特定任務(wù)生成EDA腳本。專業(yè)知識(shí)輔助:回答關(guān)于設(shè)計(jì)、基礎(chǔ)設(shè)施、工具和流程的問(wèn)題。分析輔助:總結(jié)錯(cuò)誤報(bào)告并預(yù)測(cè)任務(wù)分配。, V H& P8 ~, f* f
[/ol]1 |; U) p2 v/ Y6 \% \: O1 j
* ^! E, ~$ B4 ~
b0tegjlfsce64034873054.png (55.93 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
b0tegjlfsce64034873054.png
2024-9-24 01:02 上傳
# w' B# v6 Y! K7 B% g; N# ]6 l4 O
圖9:此圖顯示了LLM在芯片設(shè)計(jì)中的各種應(yīng)用,包括編碼、專業(yè)知識(shí)、分析、優(yōu)化和調(diào)試輔助。% d5 i W/ k9 ]$ C
" B, l- Z' P- z/ @7 s: g+ B" T) t結(jié)論& {: u/ o* o0 ]3 N
AI正在通過(guò)提高分析速度、優(yōu)化質(zhì)量和設(shè)計(jì)輔助來(lái)革新芯片設(shè)計(jì)。隨著該領(lǐng)域的進(jìn)展,可以期待看到:持續(xù)使用貝葉斯優(yōu)化和強(qiáng)化學(xué)習(xí),以實(shí)現(xiàn)芯片設(shè)計(jì)中更好的PPA(功耗、性能、面積)。在優(yōu)化數(shù)據(jù)上訓(xùn)練的生成式AI模型,加速傳統(tǒng)優(yōu)化過(guò)程。LLM模型和代理通過(guò)聊天機(jī)器人、協(xié)作工具和任務(wù)自動(dòng)化顯著提高芯片設(shè)計(jì)生產(chǎn)力。可靠高效的推理基礎(chǔ)設(shè)施的重要性日益增加。. s# ~9 J, Y% F4 n
[/ol]
$ l( R& W8 B, [8 R為進(jìn)一步推動(dòng)該領(lǐng)域發(fā)展,需要更多數(shù)據(jù)集和基準(zhǔn),如VerilogEval、FVEval和LLM4HWDesign。隨著AI的不斷發(fā)展,其在芯片設(shè)計(jì)過(guò)程中的集成無(wú)疑將帶來(lái)更高效、更強(qiáng)大和更創(chuàng)新的半導(dǎo)體產(chǎn)品。4 u3 b, I9 z/ n4 P: K
6 E- v9 [ j: Z M1 d
% P+ g: r, N4 g+ w: W- c9 B# T/ M參考文獻(xiàn)
' @! k% [5 {/ g$ I+ y[1] H. Ren, "Introduction to AI for Chip Design," presented at Hot Chips, Aug. 25, 2024.
8 g" A, A0 H2 x6 {" y0 f5 L+ |
L3 ^: T. l; Q- END -
- S4 s m9 F% w, z5 O' n' a1 H1 i
& Y' n8 a" l9 _軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無(wú)論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。
/ L- |7 y, Q8 D, p& \點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
5 `* d! ~( p1 N4 j1 \
0 n* h1 h; _. _+ s) O' n歡迎轉(zhuǎn)載! y0 v; p* H2 V# ~
) P+ r' }; S. N4 w) a5 z* o& `
轉(zhuǎn)載請(qǐng)注明出處,請(qǐng)勿修改內(nèi)容和刪除作者信息!( k @1 o/ M8 J/ d; V& b+ J& r/ O- T
3 \- }: d( x( M1 W9 i+ L/ A/ E/ p L
+ d9 i( z% j9 @/ x" I% u
' ~$ W. H, u: L2 ?
5rxl2khdicd64034873154.gif (16.04 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
5rxl2khdicd64034873154.gif
2024-9-24 01:02 上傳
3 s( i% B- _: v& Y' _
" j$ H$ T" u1 n) d
關(guān)注我們
8 ~' V* T8 |( k! i% Y# ?
' G! r& V0 k) h4 }1 W5 P Q! N6 |7 ]0 C0 y* L
m0i2cg3mfix64034873254.png (31.33 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
m0i2cg3mfix64034873254.png
2024-9-24 01:02 上傳
8 L2 L0 a1 X/ [& l1 r C; X; t |
) F) j7 @+ U* ^9 r1 i
jooj2ky3dhf64034873354.png (82.79 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
jooj2ky3dhf64034873354.png
2024-9-24 01:02 上傳
, ]& Q! U5 [ y( [: a, Q | + _; Y2 a' C" O' l
51mfmehxn4j64034873454.png (21.52 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
51mfmehxn4j64034873454.png
2024-9-24 01:02 上傳
9 u( j+ g2 j6 N! s3 A% T
|
4 _ [4 u, @. t% K% K H
: s- P& I+ } Q5 Y+ \: v9 O! K( s( q# M! y C2 }; M
; Y) Y1 @5 `' O7 p& H% W: q, H5 M4 m+ v+ M
3 g: o m+ ?4 Y0 z; p% L( t; ?* S
" y3 H9 ~+ a: k5 Q$ D' Z關(guān)于我們:
% a5 X( Z( @% D' n深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。9 _+ L+ B" e: e- e5 q5 R/ I. u+ d* o
3 b# W @& }% v! k
http://www.latitudeda.com/: t# S o2 K: r# }4 G8 L
(點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容) |
|