|
引言隨著半導體行業(yè)不斷追求更高性能和更小尺寸,先進封裝技術在多芯片異構集成中變得越來越重要。本文概述2D、2.1D和2.3D集成電路集成方法,重點介紹主要特點、制造過程和應用。
/ j z" H; ^1 Y6 h6 i7 D6 P
% j! t7 v' I' t) N4 J. e7 w5 ]7 S% L* Y! ?" ]2 } N9 ]2 ^
2D集成電路集成
, n* s7 {5 E0 N0 |/ y! n2 G2D集成電路集成指的是將多個芯片并排放置在封裝基板或印刷線路板(PCB)上。這種方法實現(xiàn)了基本的多芯片集成,而無需復雜的3D堆疊。# @) i O0 Q4 y5 y" {1 f
/ C4 p. P3 F) K3 D7 w: v
主要的2D集成方法包括:
$ [7 u, E w( d金線鍵合2 ?7 P- T( y; k
金線鍵合是一種傳統(tǒng)方法,使用細金線連接芯片焊盤和基板焊盤:
9 C8 I% L }1 |& }; L7 j! b
kd0kapuxsov6402977139.png (1 MB, 下載次數(shù): 1)
下載附件
保存到相冊
kd0kapuxsov6402977139.png
2024-9-15 14:18 上傳
: {% b# h4 g0 G R
圖1:展示多芯片金線鍵合# g# h. C& W' _0 B- k7 W$ c* `
6 X3 g) C& O* h: R+ F倒裝芯片0 \( N7 X5 }0 M- U# v$ L& b
在倒裝芯片技術中,芯片表面的焊球直接與基板焊盤鍵合:
3 _; |7 q2 J' j
gyoncb1f4hm6402977239.png (418.81 KB, 下載次數(shù): 1)
下載附件
保存到相冊
gyoncb1f4hm6402977239.png
2024-9-15 14:18 上傳
5 l5 o- x( z% j* ~: x
圖2.展示多芯片倒裝芯片鍵合
4 I/ b& P. l0 j9 J- U
1 H: o+ Y% M6 o* Y/ T0 S$ J1 f4 N o" |9 y/ Z; ~. k
金線鍵合和倒裝芯片的組合
1 K( r4 p, I: {& l9 ]一些封裝使用金線鍵合和倒裝芯片的組合方式連接不同的組件:
& k+ g/ Q& n" c. n# t
vhtnj4x4ead6402977340.png (231.53 KB, 下載次數(shù): 0)
下載附件
保存到相冊
vhtnj4x4ead6402977340.png
2024-9-15 14:18 上傳
3 F0 f! B9 m- V9 X) U& @* H9 a; U圖3.展示同時使用金線鍵合和倒裝芯片的封裝
9 h0 ?) V% d1 h$ k8 I5 J
0 d; g& b% C: S! X c! a扇出型晶圓級封裝(FOWLP)# Q" c4 y3 b L! b c6 g( u
FOWLP通過將芯片連接重新分布到芯片區(qū)域之外,實現(xiàn)更高的I/O密度。主要有兩種方法:2 v$ A. P. E2 P& m3 E: H G9 E
芯片優(yōu)先:先將芯片嵌入模塑料中,然后形成重布線層(RDL)。芯片后置:先形成RDL,然后再附著芯片。
) U% U; r, }6 u
6 O: h; X! v/ \; N* i
l0cq5y43fuv6402977440.png (647.24 KB, 下載次數(shù): 2)
下載附件
保存到相冊
l0cq5y43fuv6402977440.png
2024-9-15 14:18 上傳
" T" k$ k! U, B* I1 s2 P. K圖4.展示扇出型封裝的示例! R' H6 [! ?" f; Y( m9 m" j
- {! h0 i N: [$ J. m5 q8 E2.1D集成電路集成
) l2 x& Y0 h7 h! E# c2 y" _. h) C. d2.1D集成涉及在標準封裝基板上創(chuàng)建細間距互連,彌補了2D和3D集成之間的差距。# a# s& e. J e
2.1D集成的主要特點:' B/ N! v. p) i& q. W+ u+ N
在常規(guī)基板上構建具有細線/間距(L/S)的薄膜層實現(xiàn)比標準基板更高的互連密度不需要硅通孔(TSV)相比完整的3D集成成本更低
! Z( [/ v; K$ w3 b' d" ^5 u% U' w
9 Y& g4 M) J, ]1 w/ r$ `# V2.1D集成方法的例子:
- g, ]% V% [, s6 \% e新光電氣的i-THOP6 d. g, |) G/ Y( d9 i) Q+ L) ^
新光電氣的集成薄膜高密度有機封裝(i-THOP)在有機基板上使用薄膜層:9 L3 r$ O8 u0 u6 \9 _
a3gfrw0wokk6402977541.png (785.87 KB, 下載次數(shù): 2)
下載附件
保存到相冊
a3gfrw0wokk6402977541.png
2024-9-15 14:18 上傳
5 z( V* o- F o1 g
圖5. 展示i-THOP結構
: x; ]1 h/ Q4 o% h8 L! u3 r8 N: ?+ B1 v5 y+ b S- n, f
英特爾的EMIB. }6 v2 U! O5 c
英特爾的嵌入式多芯片互連橋(EMIB)在封裝基板中嵌入硅橋,用于芯片間連接:3 l x- a2 Q- p G( ?
0yr2p30erp06402977641.png (441.46 KB, 下載次數(shù): 2)
下載附件
保存到相冊
0yr2p30erp06402977641.png
2024-9-15 14:18 上傳
9 k+ ~3 r# V4 W4 e. K% H- N+ q
圖6. 展示英特爾的EMIB技術
2 X+ _ N" V6 ^9 n5 b: M. t6 s3 s. v+ ~
臺積電的LSI
2 t7 l: B) v3 T3 H臺積電的局部硅互連(LSI)在模塑料中嵌入硅橋,用于芯片互連:
1 O9 L6 s9 C& }6 ^0 e
j4a3cx1urqe6402977741.png (120.18 KB, 下載次數(shù): 1)
下載附件
保存到相冊
j4a3cx1urqe6402977741.png
2024-9-15 14:18 上傳
, l0 e# O) U; r- H
圖7. 臺積電的LSI概念5 C' t, T, \/ s- y/ M a9 {
) C( u: }* w% S8 l' W) R3 P# {; T. [) a: K0 |% m2 V. D
2.3D集成電路集成2 v) Y8 z7 w& b8 J6 [ @& P
2.3D集成指的是在標準封裝基板上使用無核心有機或無機中介層。這種方法提供了比2.1D更高的互連密度,同時避免了使用TSV進行全3D堆疊的復雜性。 }2 w/ k9 x9 y R, ~% @
! K, ~9 T4 ~& E% k! W: b0 A3 o2.3D集成的主要特點:
+ ^8 [7 v% i2 x: s無核心中介層實現(xiàn)更精細的互連比傳統(tǒng)基板具有更高的布線密度更好的電氣性能更小的形狀因子相比基于TSV的3D集成成本更低& {/ D! U' E: H7 a. O
+ M$ w, ?+ J! j0 n5 o2.3D集成的挑戰(zhàn):
/ a5 ^1 K' D' l9 b* ?% O! z由于缺少核心而導致的翹曲層壓材料可能出現(xiàn)碎裂需要新的制造基礎設施
8 v$ L" f5 D- J0 b
! L9 Y" G0 f9 p/ K u- `/ w2 V. z5 r" u) D% s5 s' k; A
有機中介層制造方法+ w( l- w3 E& D# |
傳統(tǒng)PCB/SAP工藝# u: T0 A8 S% [* h9 T4 P6 P& q1 d
這種方法使用標準PCB制造技術創(chuàng)建有機中介層:% S- s' c* y0 ]
rdjtm25hi036402977842.png (412.93 KB, 下載次數(shù): 1)
下載附件
保存到相冊
rdjtm25hi036402977842.png
2024-9-15 14:18 上傳
( g) v0 ]! e3 o圖8. 新光電氣的有機中介層概念
7 D% M& v: X5 _! |" `& u4 O [
6 | U( ?" \) {/ H, l扇出型(芯片優(yōu)先)工藝3 _9 r- N7 D" m3 l5 h( \
使用芯片優(yōu)先的扇出型晶圓級封裝技術創(chuàng)建中介層:
: c' A5 `: k- O3 ^1 h ]( f% `* f0 J) G* @) p9 g1 ]
rzwmjm0pdu36402977942.png (473.52 KB, 下載次數(shù): 1)
下載附件
保存到相冊
rzwmjm0pdu36402977942.png
2024-9-15 14:18 上傳
! x, ~8 k0 [1 y; c. Y圖9. Statschippac的扇出型有機中介層
3 |- x" q, Z, a) d: ]# y9 E
4 @3 \$ X, _5 F. z9 x扇出型(芯片后置)工藝
, z$ O3 W( ~6 L2 W& H/ d使用芯片后置或RDL優(yōu)先的扇出型工藝制造中介層:( g; w/ Z% t. @1 p& z
' l0 P: [7 }6 ~) J, F8 d
i2lsik0msvs6402978043.png (510.7 KB, 下載次數(shù): 1)
下載附件
保存到相冊
i2lsik0msvs6402978043.png
2024-9-15 14:18 上傳
C+ u2 W( f, d5 q
圖10. 三星的扇出型有機中介層工藝* A9 [5 M3 B3 ^# P4 a
1 s' O7 F% l2 i. D" T0 {案例研究:欣興電子的2.3D RDL中介層
}) t N6 |! \- ^+ e讓我們詳細研究一個使用欣興電子RDL中介層技術的2.3D集成例子:5 i+ C" }- q" [ u" d8 d6 k) _
測試載體
; {$ P) w! [6 y5 `: i測試載體包含兩個芯片:6 |8 ^7 B5 [( \8 [5 R3 u6 ]
大芯片:10mm x 10mm x 150μm,3,592個I/O小芯片:5mm x 5mm x 150μm,1,072個I/O最小焊盤間距:50μm& f8 U7 H# n" O/ Y( M( N0 Z
& ]+ q# w* X# s& @
* k4 c" g0 q7 a2 E4 @/ n
0f2gw54ozzg6402978143.png (410.32 KB, 下載次數(shù): 1)
下載附件
保存到相冊
0f2gw54ozzg6402978143.png
2024-9-15 14:18 上傳
# | L, r3 ?1 x9 D0 M J圖11. 測試芯片細節(jié)
% W- O6 S0 C! g% @6 y9 _* O3 H( D- r6 o! t: J* \
RDL中介層
$ p2 ^8 D! T2 e# @8 V2 M5 bRDL中介層特點:
7 p! R$ p3 F/ j3個金屬層,線寬/間距分別為2/2μm、5/5μm和10/10μm在515mm x 510mm玻璃載體上制造頂部4,664個焊盤用于芯片附著底部4,039個焊盤用于C4凸點附著
! U' c- s0 S, M9 X5 P* Q7 b" X& y# |+ _% x- {! F
) A. i, x/ P/ U V* ^7 I1 G5 P
cwuzfye4aih6402978243.png (421.38 KB, 下載次數(shù): 1)
下載附件
保存到相冊
cwuzfye4aih6402978243.png
2024-9-15 14:18 上傳
- }) p) `; D4 p) I! G. P7 s圖12. RDL中介層結構
$ V$ S4 u5 b) J6 I7 v
/ N a9 Y' @/ @3 }. d( H% \構建封裝基板
. [$ R. O; g# P" O5 F" x" G# Q使用常規(guī)的2-2-2構建基板:
/ S/ [; q4 N" h5 C尺寸:23mm x 23mm x 1.3mm頂部4,039個焊盤與RDL中介層匹配底部475個焊盤用于BGA附著" `* q1 \( [* W' z* o% f( {3 g
" k0 p: h5 E, Z% {9 q0 {- n V5 y, X* U: B) ^
nuba2kkdutz6402978344.png (488.99 KB, 下載次數(shù): 1)
下載附件
保存到相冊
nuba2kkdutz6402978344.png
2024-9-15 14:18 上傳
5 a) r. Y. H' T& l" o
圖13. 構建基板細節(jié)& C1 W8 u/ o' i7 @
* f& U2 M" _6 T0 n+ I
混合基板形成! m" k* G, @4 N; y. e
RDL中介層通過C4凸點附著到構建基板上:在RDL中介層焊盤和基板凸點上涂抹助焊劑將RDL中介層與基板對齊并放置回流形成焊點填充底部填充物
9 Q: s' o8 ~3 w/ R& ^9 ]6 A[/ol]. e( _" |" Z, S0 v m
& J2 g6 i7 d$ k: }
51z5etmwcwy6402978444.png (275.63 KB, 下載次數(shù): 1)
下載附件
保存到相冊
51z5etmwcwy6402978444.png
2024-9-15 14:18 上傳
! Z- H; P u7 `* y/ @& V: Q. J, W圖14. 混合基板的橫截面
) u* w3 o. G3 [
) G( V4 y, |2 _! z% _最終組裝從RDL中介層上移除玻璃載體使用微凸點將芯片附著到暴露的RDL中介層表面填充底部填充物* S7 f7 {5 R; V( e c
[/ol]
* l0 S; C3 h* q+ ]- P+ l
3 W# ^& b" e- g+ U9 H
sffgqanczxd6402978545.png (417.32 KB, 下載次數(shù): 1)
下載附件
保存到相冊
sffgqanczxd6402978545.png
2024-9-15 14:18 上傳
) C3 H T1 q2 N5 _# ?6 m
圖15. 展示最終封裝的橫截面
" D; G! C6 w/ O+ A; |5 L2 p/ o7 {" n( Q9 ]8 @5 q
可靠性分析, |* C; R3 J# z3 M/ i
進行了有限元分析以評估熱循環(huán)可靠性:
0 M- w% r q+ R" {5 {, l& @溫度循環(huán):-40°C至85°C關鍵區(qū)域:微凸點和C4凸點焊點0 X6 h+ e: c- R; t4 d# W7 m8 d
2 n6 P4 S3 ?7 d
主要發(fā)現(xiàn):
, t- C; N# J6 Y, o8 K每循環(huán)最大累積蠕變應變:5.93%(在微凸點中)每循環(huán)最大蠕變應變能密度:2.63 MPa(在微凸點中)微凸點焊點經(jīng)歷的應變是C4凸點的4-5倍整體結構在大多數(shù)操作條件下預期可靠$ l$ E! g2 O. v _; t% P
6 p: u F; R# R, h C
cudrfvijv0x6402978645.png (281.66 KB, 下載次數(shù): 1)
下載附件
保存到相冊
cudrfvijv0x6402978645.png
2024-9-15 14:18 上傳
0 ^" b6 O( ~8 u0 V3 z3 g圖16. 累積蠕變應變結果
/ L9 m7 T5 P; c6 j9 W9 J0 Q9 o0 j+ t& |7 B, t( S
結論7 e6 i$ [* a+ x; {" u
2D、2.1D和2.3D集成電路集成技術為異構集成提供了一系列解決方案,平衡了性能、成本和可制造性。2D集成仍被廣泛使用,但2.1D和2.3D方法在高性能應用中正在獲得關注。隨著行業(yè)的不斷發(fā)展,這些中間集成級別將在傳統(tǒng)封裝和完整3D集成之間發(fā)揮關鍵作用。( c+ H! f) j) I" U7 ]$ v' }1 y
" Y+ ]! @6 M$ M( h8 B( Z
6 o# A ~) _- @0 t% |# z0 Z% i: C參考文獻$ E8 f5 T* S$ B6 u! l) F
J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.
3 {, P4 Q0 d1 s# q. {8 d7 w7 ^1 R$ S' }0 V
$ k/ r; i# @1 @! l* e$ h- END -
) d7 [" S( A, q# M1 H
# G, L! T7 b w4 X a- L7 }軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用,PIC Studio都可提升您的工作效能。1 m0 ~. s* q* p; d( h* N( f
點擊左下角"閱讀原文"馬上申請
$ ]" ?7 f' v' f# A- C1 ?$ l* s' ?6 c4 S# ]$ u* y, u
歡迎轉載1 D' p6 k8 H _0 U
]/ R5 j" b1 x$ I: F: D& [
轉載請注明出處,請勿修改內容和刪除作者信息!/ G# I7 u% u$ n, {# u! o* O
K# y( M" L; Y4 n* H9 L- f
- g! w$ H+ d/ V/ O. |0 L
N/ e9 g7 P [ i- u& h4 H
rrloqt4nbs56402978745.gif (16.04 KB, 下載次數(shù): 1)
下載附件
保存到相冊
rrloqt4nbs56402978745.gif
2024-9-15 14:18 上傳
" n2 S# a: F6 ~! P+ O) S. t5 f
+ `8 P H$ v# v4 d
關注我們" c, b4 i0 s9 r b% l- Q
9 Z L# I; [- e0 N2 ?1 S
3 _0 V6 e( b: W4 g$ R
y2hmdlwsezh6402978845.png (31.33 KB, 下載次數(shù): 1)
下載附件
保存到相冊
y2hmdlwsezh6402978845.png
2024-9-15 14:18 上傳
4 ? v9 Z* C( H" l$ [0 n
|
+ V+ A0 {( `/ Z6 \
nfcxamzedwv6402978945.png (82.79 KB, 下載次數(shù): 1)
下載附件
保存到相冊
nfcxamzedwv6402978945.png
2024-9-15 14:18 上傳
- `! S0 F" m5 K( _4 k+ M
|
5 i- ^. `' J( d1 X
r0kyawasbor6402979045.png (21.52 KB, 下載次數(shù): 0)
下載附件
保存到相冊
r0kyawasbor6402979045.png
2024-9-15 14:18 上傳
9 r! Z8 Y% T5 |! w& b
|
. \: N' c; ^9 l# m O8 C) O& \# l; X
0 ]6 p" ]0 W0 w$ C
1 Z! X0 m7 V6 u# F關于我們:
" s5 Y" [& `8 [" ]( [( ?深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導體芯片設計自動化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設計和仿真軟件,提供成熟的設計解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對光電芯片、微機電系統(tǒng)、超透鏡的設計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務,廣泛服務于光通訊、光計算、光量子通信和微納光子器件領域的頭部客戶。逍遙科技與國內外晶圓代工廠及硅光/MEMS中試線合作,推動特色工藝半導體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術與服務。
$ X. e( M. {3 a& y. X4 u7 x* C
0 [/ M' r; y6 s' ~# F- @+ bhttp://www.latitudeda.com/
5 \! o8 H- M* {8 {& K% ~6 c(點擊上方名片關注我們,發(fā)現(xiàn)更多精彩內容) |
|