2D、2.1D和2.3D集成電路集成技術概述

逍遙設計自動化

引言隨著半導體行業(yè)不斷追求更高性能和更小尺寸，先進封裝技術在多芯片異構集成中變得越來越重要。本文概述2D、2.1D和2.3D集成電路集成方法，重點介紹主要特點、制造過程和應用。
/ j  z" H; ^1 Y6 h6 i7 D6 P
% j! t7 v' I' t) N4 J. e7 w5 ]7 S
2D集成電路集成
, n* s7 {5 E0 N0 |/ y! n2 G2D集成電路集成指的是將多個芯片并排放置在封裝基板或印刷線路板（PCB）上。這種方法實現(xiàn)了基本的多芯片集成，而無需復雜的3D堆疊。

主要的2D集成方法包括：
$ [7 u, E  w( d金線鍵合
金線鍵合是一種傳統(tǒng)方法，使用細金線連接芯片焊盤和基板焊盤：
9 C8 I% L  }1 |& }; L7 j! b
圖1：展示多芯片金線鍵合

6 X3 g) C& O* h: R+ F倒裝芯片
在倒裝芯片技術中，芯片表面的焊球直接與基板焊盤鍵合：
3 _; |7 q2 J' j
圖2.展示多芯片倒裝芯片鍵合
4 I/ b& P. l0 j9 J- U
1 H: o+ Y% M6 o* Y/ T0 S
金線鍵合和倒裝芯片的組合
1 K( r4 p, I: {& l9 ]一些封裝使用金線鍵合和倒裝芯片的組合方式連接不同的組件：
& k+ g/ Q& n" c. n# t
3 F0 f! B9 m- V9 X) U& @* H9 a; U圖3.展示同時使用金線鍵合和倒裝芯片的封裝
9 h0 ?) V% d1 h$ k8 I5 J
0 d; g& b% C: S! X  c! a扇出型晶圓級封裝（FOWLP）
FOWLP通過將芯片連接重新分布到芯片區(qū)域之外，實現(xiàn)更高的I/O密度。主要有兩種方法：

芯片優(yōu)先：先將芯片嵌入模塑料中，然后形成重布線層（RDL）。

芯片后置：先形成RDL，然后再附著芯片。
) U% U; r, }6 u
6 O: h; X! v/ \; N* i
" T" k$ k! U, B* I1 s2 P. K圖4.展示扇出型封裝的示例

- {! h0 i  N: [$ J. m5 q8 E2.1D集成電路集成
) l2 x& Y0 h7 h! E# c2 y" _. h) C. d2.1D集成涉及在標準封裝基板上創(chuàng)建細間距互連，彌補了2D和3D集成之間的差距。
2.1D集成的主要特點：

在常規(guī)基板上構建具有細線/間距（L/S）的薄膜層

實現(xiàn)比標準基板更高的互連密度

不需要硅通孔（TSV）

相比完整的3D集成成本更低
! Z( [/ v; K$ w3 b' d" ^5 u% U' w
9 Y& g4 M) J, ]1 w/ r$ `# V2.1D集成方法的例子：
- g, ]% V% [, s6 \% e新光電氣的i-THOP
新光電氣的集成薄膜高密度有機封裝（i-THOP）在有機基板上使用薄膜層：

圖5. 展示i-THOP結構
: x; ]1 h/ Q4 o% h8 L! u
英特爾的EMIB
英特爾的嵌入式多芯片互連橋（EMIB）在封裝基板中嵌入硅橋，用于芯片間連接：

圖6. 展示英特爾的EMIB技術
2 X+ _  N" V6 ^9 n5 b
臺積電的LSI
2 t7 l: B) v3 T3 H臺積電的局部硅互連（LSI）在模塑料中嵌入硅橋，用于芯片互連：
1 O9 L6 s9 C& }6 ^0 e
圖7. 臺積電的LSI概念

) C( u: }* w% S8 l' W) R3 P# {
2.3D集成電路集成
2.3D集成指的是在標準封裝基板上使用無核心有機或無機中介層。這種方法提供了比2.1D更高的互連密度，同時避免了使用TSV進行全3D堆疊的復雜性。

! K, ~9 T4 ~& E% k! W: b0 A3 o2.3D集成的主要特點：
+ ^8 [7 v% i2 x: s

無核心中介層實現(xiàn)更精細的互連

比傳統(tǒng)基板具有更高的布線密度

更好的電氣性能

更小的形狀因子

相比基于TSV的3D集成成本更低

+ M$ w, ?+ J! j0 n5 o2.3D集成的挑戰(zhàn)：
/ a5 ^1 K' D' l9 b* ?% O! z

由于缺少核心而導致的翹曲

層壓材料可能出現(xiàn)碎裂

需要新的制造基礎設施
8 v$ L" f5 D- J0 b
! L9 Y" G0 f9 p/ K  u- `/ w
有機中介層制造方法
傳統(tǒng)PCB/SAP工藝
這種方法使用標準PCB制造技術創(chuàng)建有機中介層：

( g) v0 ]! e3 o圖8. 新光電氣的有機中介層概念
7 D% M& v: X5 _! |" `& u4 O  [
6 |  U( ?" \) {/ H, l扇出型（芯片優(yōu)先）工藝
使用芯片優(yōu)先的扇出型晶圓級封裝技術創(chuàng)建中介層：
: c' A5 `: k- O3 ^1 h  ]

! x, ~8 k0 [1 y; c. Y圖9. Statschippac的扇出型有機中介層
3 |- x" q, Z, a) d: ]# y9 E
4 @3 \$ X, _5 F. z9 x扇出型（芯片后置）工藝
, z$ O3 W( ~6 L2 W& H/ d使用芯片后置或RDL優(yōu)先的扇出型工藝制造中介層：

' l0 P: [7 }6 ~) J, F8 d
圖10. 三星的扇出型有機中介層工藝

1 s' O7 F% l2 i. D" T0 {案例研究：欣興電子的2.3D RDL中介層
  }) t  N6 |! \- ^+ e讓我們詳細研究一個使用欣興電子RDL中介層技術的2.3D集成例子：
測試載體
; {$ P) w! [6 y5 `: i測試載體包含兩個芯片：

大芯片：10mm x 10mm x 150μm，3，592個I/O

小芯片：5mm x 5mm x 150μm，1，072個I/O

最小焊盤間距：50μm



# |  L, r3 ?1 x9 D0 M  J圖11. 測試芯片細節(jié)
% W- O6 S0 C! g% @6 y9 _* O3 H( D
RDL中介層
$ p2 ^8 D! T2 e# @8 V2 M5 bRDL中介層特點：
7 p! R$ p3 F/ j

3個金屬層，線寬/間距分別為2/2μm、5/5μm和10/10μm

在515mm x 510mm玻璃載體上制造

頂部4，664個焊盤用于芯片附著

底部4，039個焊盤用于C4凸點附著
! U' c- s0 S, M9 X5 P* Q

) A. i, x/ P/ U  V* ^7 I1 G5 P
- }) p) `; D4 p) I! G. P7 s圖12. RDL中介層結構
$ V$ S4 u5 b) J6 I7 v
/ N  a9 Y' @/ @3 }. d( H% \構建封裝基板
. [$ R. O; g# P" O5 F" x" G# Q使用常規(guī)的2-2-2構建基板：
/ S/ [; q4 N" h5 C

尺寸：23mm x 23mm x 1.3mm

頂部4，039個焊盤與RDL中介層匹配

底部475個焊盤用于BGA附著

" k0 p: h5 E, Z% {9 q0 {

圖13. 構建基板細節(jié)

混合基板形成
RDL中介層通過C4凸點附著到構建基板上：

在RDL中介層焊盤和基板凸點上涂抹助焊劑

將RDL中介層與基板對齊并放置

回流形成焊點

填充底部填充物
9 Q: s' o8 ~3 w/ R& ^9 ]6 A[/ol]

& J2 g6 i7 d$ k: }
! Z- H; P  u7 `* y/ @& V: Q. J, W圖14. 混合基板的橫截面
) u* w3 o. G3 [
) G( V4 y, |2 _! z% _最終組裝

從RDL中介層上移除玻璃載體

使用微凸點將芯片附著到暴露的RDL中介層表面

填充底部填充物
[/ol]
* l0 S; C3 h* q+ ]- P+ l
3 W# ^& b" e- g+ U9 H
圖15. 展示最終封裝的橫截面
" D; G! C6 w/ O+ A; |5 L
可靠性分析
進行了有限元分析以評估熱循環(huán)可靠性：
0 M- w% r  q+ R" {5 {, l& @

溫度循環(huán)：-40°C至85°C

關鍵區(qū)域：微凸點和C4凸點焊點

主要發(fā)現(xiàn)：
, t- C; N# J6 Y, o8 K

每循環(huán)最大累積蠕變應變：5.93%（在微凸點中）

每循環(huán)最大蠕變應變能密度：2.63 MPa（在微凸點中）

微凸點焊點經(jīng)歷的應變是C4凸點的4-5倍

整體結構在大多數(shù)操作條件下預期可靠

6 p: u  F; R# R, h  C
0 ^" b6 O( ~8 u0 V3 z3 g圖16. 累積蠕變應變結果
/ L9 m7 T5 P; c6 j9 W
結論
2D、2.1D和2.3D集成電路集成技術為異構集成提供了一系列解決方案，平衡了性能、成本和可制造性。2D集成仍被廣泛使用，但2.1D和2.3D方法在高性能應用中正在獲得關注。隨著行業(yè)的不斷發(fā)展，這些中間集成級別將在傳統(tǒng)封裝和完整3D集成之間發(fā)揮關鍵作用。

" Y+ ]! @6 M$ M( h8 B( Z
6 o# A  ~) _- @0 t% |# z0 Z% i: C參考文獻
J. H. Lau, "Semiconductor Advanced Packaging," Singapore: Springer Nature Singapore Pte Ltd., 2021.
3 {, P4 Q0 d1 s# q. {

$ k/ r; i# @1 @! l* e$ h- END -
) d7 [" S( A, q# M1 H
# G, L! T7 b  w4 X  a- L7 }軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用，PIC Studio都可提升您的工作效能。
點擊左下角"閱讀原文"馬上申請
$ ]" ?7 f' v' f# A- C1 ?$ l
歡迎轉載

轉載請注明出處，請勿修改內容和刪除作者信息！





關注我們

9 Z  L# I; [- e0 N2 ?1 S

3 _0 V6 e( b: W4 g$ R

+ V+ A0 {( `/ Z6 \

5 i- ^. `' J( d1 X

                     
. \: N' c; ^9 l# m


1 Z! X0 m7 V6 u# F關于我們：
" s5 Y" [& `8 [" ]( [( ?深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導體芯片設計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設計和仿真軟件，提供成熟的設計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務，廣泛服務于光通訊、光計算、光量子通信和微納光子器件領域的頭部客戶。逍遙科技與國內外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術與服務。
$ X. e( M. {3 a& y. X4 u7 x* C
0 [/ M' r; y6 s' ~# F- @+ bhttp://www.latitudeda.com/
5 \! o8 H- M* {8 {& K% ~6 c（點擊上方名片關注我們，發(fā)現(xiàn)更多精彩內容）