Hot Chips 2024 | 人工智能在芯片設(shè)計中的應(yīng)用

逍遙設(shè)計自動化

引言
* A. D- X/ V/ _. h+ q0 L人工智能（AI）正在深刻改變半導(dǎo)體行業(yè)，特別是在芯片設(shè)計過程中。本文探討AI如何重塑芯片設(shè)計的各個方面，包括分析、優(yōu)化和設(shè)計輔助，幫助逍遙設(shè)計自動化的讀者了解不同的AI技術(shù)及其在提高設(shè)計性能和生產(chǎn)力方面的應(yīng)用[1]。
5 \7 p& G5 ~: ?: {" P: t8 Z' Z" }
人工智能在芯片設(shè)計中的應(yīng)用簡介
AI正在芯片設(shè)計行業(yè)掀起波瀾，提升設(shè)計過程的多個階段。AI主要影響以下關(guān)鍵領(lǐng)域：

分析：AI實(shí)現(xiàn)更快速、預(yù)測性和跨階段的芯片設(shè)計分析。

優(yōu)化：AI驅(qū)動的優(yōu)化技術(shù)帶來更快速、更可擴(kuò)展和更優(yōu)質(zhì)的結(jié)果。

輔助：AI為芯片設(shè)計師提供專業(yè)知識、編碼支持和任務(wù)自動化。
[/ol]

$ _+ s5 g, Q: c) c& i' O
圖1：此圖展示了AI在芯片設(shè)計中影響的主要領(lǐng)域：分析、優(yōu)化和輔助。
# o8 f0 g( r# b0 I0 q6 v
芯片設(shè)計中的AI技術(shù)
多種AI技術(shù)被應(yīng)用于芯片設(shè)計，每種技術(shù)適用于設(shè)計過程的不同方面：

經(jīng)典機(jī)器學(xué)習(xí)（ML）：適用于小型結(jié)構(gòu)化數(shù)據(jù)，線性回歸、支持向量機(jī)和決策樹等技術(shù)用于初步分析。

深度學(xué)習(xí)：卷積神經(jīng)網(wǎng)絡(luò)（CNN）適合物理設(shè)計數(shù)據(jù)，而圖神經(jīng)網(wǎng)絡(luò)（GNN）適合線路網(wǎng)表數(shù)據(jù)。

貝葉斯優(yōu)化：此技術(shù)用于構(gòu)建目標(biāo)函數(shù)的概率模型，并選擇最有希望的數(shù)據(jù)點(diǎn)進(jìn)行采樣。

強(qiáng)化學(xué)習(xí)（RL）：RL代理通過與環(huán)境交互并獲得改進(jìn)獎勵來學(xué)習(xí)優(yōu)化設(shè)計。

生成式AI：這些模型，包括變分自編碼器（VAE）和Transformer，用于生成最佳設(shè)計點(diǎn)和學(xué)習(xí)優(yōu)化表示。

大型語言模型（LLM）：LLM用途廣泛，可應(yīng)用于問答、編碼、提取、重寫、分類、總結(jié)和推理等多種任務(wù)。
[/ol]


2 u# D; i: ^* y圖2：NVIDIA芯片設(shè)計中使用的不同AI技術(shù)，包括經(jīng)典ML、深度學(xué)習(xí)和各種優(yōu)化方法。
5 ~+ |5 h9 N4 |: Y4 [7 G7 U
AI在芯片設(shè)計中的應(yīng)用
! v9 T# f. u8 g. K讓我們探討AI在芯片設(shè)計中的一些具體應(yīng)用：
1. IR壓降估算
IR壓降估算對物理設(shè)計非常重要，但傳統(tǒng)方法需要數(shù)小時。基于AI的方法可以從單元級特征預(yù)測IR壓降，在3秒內(nèi)實(shí)現(xiàn)94%的準(zhǔn)確率，而商業(yè)工具需要3小時。


+ @" F' b) m: Q0 V# g+ M! {6 `" ]圖3：使用AI進(jìn)行IR壓降估算的過程，顯示了功率圖和系數(shù)圖。

3 ~1 ?1 u) E& B2. 寄生參數(shù)預(yù)測
AI用于從原理圖預(yù)測布局寄生參數(shù)。通過將原理圖轉(zhuǎn)換為圖形并使用圖神經(jīng)網(wǎng)絡(luò)（GNN），設(shè)計師可以高精度估算寄生參數(shù)，將仿真誤差降低到10%以下。

4 E$ `2 l, L% m$ V2 d
4 l4 E1 v& n% v# M圖4：此圖說明了將線路原理圖轉(zhuǎn)換為異構(gòu)圖以進(jìn)行寄生參數(shù)預(yù)測的過程。

3. 宏單元布局優(yōu)化
6 x+ H' n% c3 U7 a宏單元布局對物理設(shè)計非常關(guān)鍵。多目標(biāo)貝葉斯優(yōu)化被用于改進(jìn)宏單元布局，考慮線長、擁塞度和密度等因素。
) T0 Y9 ^% _7 K: o: c9 S
3 u7 ?+ k3 H8 Q  [" ?: R& c8 q9 M
. e; W. ]" }2 K4 t: {$ z圖4：此圖比較了基準(zhǔn)宏單元布局與使用AutoDMP（自動化DREAMPlace基礎(chǔ)宏單元布局）優(yōu)化后的布局。

2 R+ s" ]+ M. T( B5 `, b0 O4. 設(shè)計規(guī)則檢查（DRC）修復(fù)
強(qiáng)化學(xué)習(xí)代理被訓(xùn)練用于自動修復(fù)單元布局中的設(shè)計規(guī)則檢查（DRC）違規(guī)。代理學(xué)習(xí)逐步減少DRC錯誤，最終得到干凈的布局。
0 w# i3 @  g0 v6 k1 J/ X# T
; n" E$ f0 s( F/ ~7 V6 d
  G; d5 A% e: a$ @+ U- w, A* z圖5：此圖顯示了RL代理在單元布局中修復(fù)DRC違規(guī)的逐步過程。
+ F$ k! l/ [* \9 v
5. 數(shù)據(jù)通路優(yōu)化
強(qiáng)化學(xué)習(xí)也被應(yīng)用于優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)，如前綴加法器。RL代理探索不同的前綴圖結(jié)構(gòu)，以實(shí)現(xiàn)比知名加法器架構(gòu)更好的性能。
1 x0 N! V$ r+ t, Q& X0 H6 y
( x% j. n/ c1 u5 K( x
圖6：此圖說明了使用強(qiáng)化學(xué)習(xí)優(yōu)化前綴加法器結(jié)構(gòu)的過程。
+ q! C" o+ h1 c" D+ f) e
6. 門尺寸調(diào)整
Transformer被用于生成最佳門尺寸，以進(jìn)行時序和功耗優(yōu)化。通過將門路徑建模為序列，AI可以生成優(yōu)化的門尺寸，與傳統(tǒng)優(yōu)化方法相比，實(shí)現(xiàn)了100倍到1000倍的加速。
" d3 `+ D; \$ m9 z, Q$ m1 u/ f

4 a. B8 S! u* D7 n+ G圖7：此圖顯示了Transizer方法在門尺寸優(yōu)化中實(shí)現(xiàn)的功耗/延遲權(quán)衡。

7. 加速器設(shè)計
變分自編碼器（VAE）被用于學(xué)習(xí)硬件加速器設(shè)計的連續(xù)可重構(gòu)潛在空間。這種方法在探索設(shè)計空間時實(shí)現(xiàn)了6.8倍的樣本效率和5%的性能提升。
4 k8 @( u3 b! ~! y! m- |

圖8：此圖展示了在神經(jīng)網(wǎng)絡(luò)加速器設(shè)計空間優(yōu)化中使用VAE的過程。
" r  l/ A7 H3 U+ G- \9 k
! N" S3 N* b% K# B大型語言模型在芯片設(shè)計中的應(yīng)用
大型語言模型（LLM）在芯片設(shè)計中越來越重要�？梢酝ㄟ^以下技術(shù)適應(yīng)各種任務(wù)：

參數(shù)訓(xùn)練

檢索增強(qiáng)生成（RAG）

上下文學(xué)習(xí)

基于代理的方法
, m& w# c% q) z  m1 y5 v' ^3 ?, n
4 n/ O$ w0 I2 ]6 ^4 BLLM在芯片設(shè)計中用于多個目的：

編碼輔助：為特定任務(wù)生成EDA腳本。

專業(yè)知識輔助：回答關(guān)于設(shè)計、基礎(chǔ)設(shè)施、工具和流程的問題。

分析輔助：總結(jié)錯誤報告并預(yù)測任務(wù)分配。
[/ol]
3 ~; X  L/ t/ p, n' ~
/ A; j' E6 H' Q! C, U7 _
. s1 Y8 x; A/ L% H( f9 j圖9：此圖顯示了LLM在芯片設(shè)計中的各種應(yīng)用，包括編碼、專業(yè)知識、分析、優(yōu)化和調(diào)試輔助。
  `6 M/ K/ x! `6 j, X
5 |, Y. V- A# N7 N+ `結(jié)論
3 w. z3 @: j0 V4 y8 oAI正在通過提高分析速度、優(yōu)化質(zhì)量和設(shè)計輔助來革新芯片設(shè)計。隨著該領(lǐng)域的進(jìn)展，可以期待看到：

持續(xù)使用貝葉斯優(yōu)化和強(qiáng)化學(xué)習(xí)，以實(shí)現(xiàn)芯片設(shè)計中更好的PPA（功耗、性能、面積）。

在優(yōu)化數(shù)據(jù)上訓(xùn)練的生成式AI模型，加速傳統(tǒng)優(yōu)化過程。

LLM模型和代理通過聊天機(jī)器人、協(xié)作工具和任務(wù)自動化顯著提高芯片設(shè)計生產(chǎn)力。

可靠高效的推理基礎(chǔ)設(shè)施的重要性日益增加。
[/ol]
為進(jìn)一步推動該領(lǐng)域發(fā)展，需要更多數(shù)據(jù)集和基準(zhǔn)，如VerilogEval、FVEval和LLM4HWDesign。隨著AI的不斷發(fā)展，其在芯片設(shè)計過程中的集成無疑將帶來更高效、更強(qiáng)大和更創(chuàng)新的半導(dǎo)體產(chǎn)品。


; t2 ^) S' [0 B: o7 \參考文獻(xiàn)
[1] H. Ren, "Introduction to AI for Chip Design," presented at Hot Chips, Aug. 25, 2024.
) ?  ]  w7 w7 z( ~5 A
( m8 w% P3 e4 d- END -
8 ?% Q0 m( j2 r% R* P6 F2 y
軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
4 P* A. i+ j, F9 L2 c點(diǎn)擊左下角"閱讀原文"馬上申請
% s2 y' Z% a) _) x) H, S! n. b  M
歡迎轉(zhuǎn)載
/ f$ ]  D+ p, d4 U5 U
轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
0 e7 A& u# ^- n& g7 D
  ]2 A6 [& l, Q+ F) x



! I. J/ G6 i; ?, Y關(guān)注我們
: J& F# B1 m7 I" G
8 i0 Q$ v. d  Q& ~2 U

& X7 n0 u2 d. |) A- c " b" \4 R& j( B7 B5 \2 S

                     






( O: K* P7 t$ _% c$ h# |; h2 L關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
& W/ X, q; G* |: [6 w# b8 O
http://www.latitudeda.com/
1 w) k. H5 O: I. q. p! H3 |（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）